<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進入fpga+dsp技術(shù)社區(qū)

Tensilica HiFi 2音頻DSP支持DRM解碼器

2009年3月27日，Tensilica今日宣布，即將推出基于HiFi2音頻DSP的DRM解碼器，設(shè)計人員可以很方便地集成HiFi2引擎...
關(guān)鍵字： Tensilica HiFi 2 DSP DRM解碼器

C5402 DSP自舉引導(dǎo)方法的分析與研究

在DSP領(lǐng)域，TI公司(德州儀器公司)一直處于世界霸主地位，它生產(chǎn)的TMS320系列DSP芯片以其獨特的哈佛結(jié)構(gòu)、硬件密集型方案和靈活的指令系統(tǒng)成為數(shù)字信號處理器產(chǎn)業(yè)中的領(lǐng)先者[1]。其C5000系列DSP芯片具有功耗小、高度并
關(guān)鍵字：分析研究方法引導(dǎo) DSP C5402 DSP 自舉引導(dǎo) 并行引導(dǎo)

基于DSP Builder的正弦信號源優(yōu)化設(shè)計及其FPGA實現(xiàn)

實現(xiàn)信號源常用的方法是頻率合成法，其中直接數(shù)字頻率合成法是繼直接頻率合成法和間接頻率合成法之后，隨著電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數(shù)字技術(shù)，它從相位概念出發(fā)直接合成所需頻率，它具有頻
關(guān)鍵字： Builder FPGA DSP 正弦

具有自適應(yīng)通信能力的無線傳感網(wǎng)節(jié)點設(shè)計

無線傳感器網(wǎng)絡(luò)(WSN)是由大量無處不在的、具有通信與計算能力的微小傳感器節(jié)點密集布設(shè)在無人值守的監(jiān)控區(qū)域而構(gòu)成的能夠根據(jù)環(huán)境自主完成指定任務(wù)的智能自治測控網(wǎng)絡(luò)系統(tǒng)，可廣泛應(yīng)用于航天、航空、國防、電力、能源
關(guān)鍵字：傳感節(jié)點設(shè)計無線能力適應(yīng) 通信具有無線傳感網(wǎng) 自適應(yīng)通信 DSP

DSP與ISA總線PnP卡的接口技術(shù)研究

DSP與ISA總線PnP卡的接口技術(shù)研究,為解決多個總線設(shè)備共享系統(tǒng)總線時所帶來的系統(tǒng)底層資源的分配和再分配問題,Microsoft公司在1993年以后相繼公布了即插即用PnP(Plug-and-Play)規(guī)范,包括的總線類型有ISA、EISA、PCMCIA、PCI、VESA及SCSI等。PnP技術(shù)提
關(guān)鍵字：技術(shù) 研究接口 PnP ISA 總線 DSP ISA總線即插即用(PnP) DSP芯片識別配置

基于DSP的DMA控制技術(shù)

基于DSP的DMA控制技術(shù),TMS320C2XX是美國TI公司推出的一種低價格、高性能的16位定點運算數(shù)字信號處理器(DSP),它的性價比極高,目前已成為高檔單片機的理想替代品,在通信、語音處理、軍事、儀器儀表、圖像處理等領(lǐng)域得到了廣泛的應(yīng)用。在以TM
關(guān)鍵字：技術(shù) 控制 DMA DSP 基于 DMA DSP HOLD操作

飛機剎車模糊神經(jīng)網(wǎng)絡(luò)DSP嵌入式控制系統(tǒng)

飛機剎車模糊神經(jīng)網(wǎng)絡(luò)DSP嵌入式控制系統(tǒng),飛機剎車系統(tǒng)是飛機上具有相對獨立功能的子系統(tǒng)，承受飛機的動、靜態(tài)載荷及著陸時的動能，實現(xiàn)飛機的制動控制。　　從20世紀(jì)40年代至今，飛機剎車系統(tǒng)已發(fā)展到第四代。第一代飛機剎車系統(tǒng)由離合開關(guān)調(diào)節(jié)壓力來實現(xiàn)剎
關(guān)鍵字：嵌入式控制系統(tǒng) DSP 神經(jīng)網(wǎng)絡(luò) 剎車模糊飛機數(shù)字信號處理飛機剎車系統(tǒng) 神經(jīng)網(wǎng)絡(luò) 模糊控制嵌入式

液晶顯示器邊框精密檢測系統(tǒng)的實現(xiàn)

液晶顯示器邊框精密檢測系統(tǒng)的實現(xiàn),液晶顯示器現(xiàn)在已實現(xiàn)了大規(guī)模生產(chǎn)，其外部框架要求和液晶面板達到無縫結(jié)合，為了達到工業(yè)標(biāo)準(zhǔn)，需要對批量生產(chǎn)的顯示器邊框的制作精度進行檢測。其檢測過程為用固定位置的12個傳感器對顯示器邊框上不同的12個點進行
關(guān)鍵字：實現(xiàn) 檢測系統(tǒng) 精密邊框液晶顯示顯示器邊框檢測系統(tǒng) 接觸式測距 DSP CAN

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè),1、引言　　最佳聲納系統(tǒng)的設(shè)計需要從聲納波形、聲納信道和聲納接收機三方面進行綜合考慮[1]。在聲納信道一定的假設(shè)下，需要設(shè)計最佳聲納波形和最佳接收機，使聲納系統(tǒng)能在給定的聲納環(huán)境中對目標(biāo)有最佳的檢測效果。
關(guān)鍵字：產(chǎn)生系統(tǒng) 波形聲納 ARM FPGA 基于 ARM FPGA 聲納波形產(chǎn)生系統(tǒng) DDS 軟件

USB OTG的IP Core設(shè)計與FPGA驗證

為了實現(xiàn)USB設(shè)備之間的直接通信，介紹一款USB 0TG IP核的設(shè)計與FPGA驗證。在分析OTG補充規(guī)范的基礎(chǔ)上，重點描述了USB OTG IP核的設(shè)計原理、模塊劃分以及每個模塊的功能，然后對USBOTG的部分特性進行詳細的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗證結(jié)果。結(jié)果表明，該IP核具備主機功能和設(shè)備功能，可作為一個獨立的IP模塊應(yīng)用到SoC系統(tǒng)中。
關(guān)鍵字： FPGA 驗證設(shè)計 Core OTG IP USB

CEVA-TeakLite-III擁有同類處理器中最高的面積及能源效率

　　全球領(lǐng)先的知識產(chǎn)權(quán) (IP) 平臺解決方案和數(shù)字信號處理器 (DSP) 內(nèi)核的領(lǐng)先授權(quán)廠商CEVA公司宣布，Berkeley Design Technology, Inc. (BDTI) 已經(jīng)公布對32位 CEVA-TeakLite-III DSP進行之BDTI DSP Kernel Benchmarks? 認證測試所得的結(jié)果。BDTI 采用這個基準(zhǔn)工具套件進行認證，結(jié)果表明CEVA-TeakLite-II達到同類處理器中最高的DSP面積效率和能源效率。此外，CEVA-TeakLite-I
關(guān)鍵字： CEVA DSP TeakLite

用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法

0 引言短波信道存在多徑時延、多普勒頻移和擴散、高斯白噪聲干擾等復(fù)雜現(xiàn)象。為了測試短波通信設(shè)備的性能，通常需要進行大量的外場實驗。相比之下，信道模擬器能夠在實驗室環(huán)境下進行類似的性能測試，而且測試費用
關(guān)鍵字： FPGA 高斯白噪聲方法序列

無線基站中的FPGA和DSP組合

FPGA和DSP之間的“智能配分”可使無線系統(tǒng)設(shè)計師獲得最佳性能組合和成本――效能。應(yīng)用DSP和FPGA組合可使成本降低。對于無線基站，組合有DSP可編程邏輯的系統(tǒng)配分，可促使更大的產(chǎn)品設(shè)計和市場成功率。更高數(shù)據(jù)率的需
關(guān)鍵字： FPGA DSP 無線基站組合

用FPGA實現(xiàn)數(shù)字電視條件接收系統(tǒng)

摘　要：根據(jù)數(shù)字電視條件接收系統(tǒng)的原理，提出一種ECM在 TS層加入、復(fù)接和條件接收相互獨立的CAS實現(xiàn)方法。ECM在TS層加入，對于TS層加擾來說，易于實現(xiàn)加擾和解擾同步；復(fù)接和條件接收相互分離使條件接收系統(tǒng)實現(xiàn)比
關(guān)鍵字： FPGA 數(shù)字電視條件接收系統(tǒng)

UWB模塊Wisair DV9110M 配置的FPGA實現(xiàn)

本方法在實際應(yīng)用過程中得到了驗證，能夠穩(wěn)定地代替軟件行使UWB模塊的配置管理功能，并顯著提高了系統(tǒng)性能，極大方便了Wisair DV9110M的研發(fā)應(yīng)用。
關(guān)鍵字： Wisair 9110M 9110 FPGA

共9876條 519/659 |‹ « 517 518 519 520 521 522 523 524 525 526 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

fpga+dsp相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

fpga+dsp資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機器人控制系統(tǒng)
基于DSP的工業(yè)機器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓(xùn)線機器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費下載

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();