fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

平臺(tái) FPGA 的發(fā)展帶來(lái)了什么？

平臺(tái) FPGA 的發(fā)展帶來(lái)了什么？ Will The Evolution of Platform FPGAs? 當(dāng)今多平臺(tái) FPGA 動(dòng)搖 ASIC/ASSP 供應(yīng)商。作者 Richard Sevcik 賽靈思公司可編程邏輯系統(tǒng)與知識(shí)產(chǎn)權(quán)/內(nèi)核及軟件解決方案部執(zhí)行副總裁　　有關(guān) FPGA 是否是 ASIC 和 ASSP 可行替代品的爭(zhēng)論已經(jīng)持續(xù)了近十年。iSupply、Gartner Dataquest 及其它業(yè)界分析師的研究表明當(dāng)前正處在 ASIC 設(shè)計(jì)新客戶不斷減少，F(xiàn)PGA 設(shè)計(jì)新客戶
關(guān)鍵字： FPGA 嵌入式

以雙DSP為核心的FM-DCSK通信系統(tǒng)方案設(shè)計(jì)

采用ＦＭ－ＤＣＳＫ調(diào)制的混沌保密通信較其它混沌鍵控保密通信具有更優(yōu)良的特性，但同時(shí)電路實(shí)現(xiàn)也更加復(fù)雜。
關(guān)鍵字：系統(tǒng) 方案設(shè)計(jì) 通信 FM-DCSK DSP 核心以雙

在Matlab中實(shí)現(xiàn)FPGA硬件設(shè)計(jì)

System Generator for DSP是Xilinx公司開發(fā)的基于Matlab的DSP開發(fā)工具?同時(shí)也是一個(gè)基于FPGA的信號(hào)處理建模和設(shè)計(jì)工具。文章介紹了在Matlab中使用System Generator for DSP實(shí)現(xiàn)FPGA硬件設(shè)計(jì)的方法，同時(shí)給出了一個(gè)應(yīng)用實(shí)例。
關(guān)鍵字： Matlab FPGA 硬件設(shè)計(jì)

定點(diǎn)DSP芯片TMS320F2812實(shí)現(xiàn)快速算法應(yīng)用

論述了以DSP芯片TMS320F2812為核心的一種測(cè)量?jī)x器的組成原理、設(shè)計(jì)思想以及快速定點(diǎn)算法的實(shí)現(xiàn)方法，同時(shí)對(duì)定點(diǎn)和浮點(diǎn)算法結(jié)果進(jìn)行了比較。
關(guān)鍵字：快速算法應(yīng)用實(shí)現(xiàn) TMS320F2812 DSP 芯片定點(diǎn)

基于高速雙DSP的柔性機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)研究

給出了以兩片高性能TMS320C6414作為核心處理器，并輔以FPGA來(lái)實(shí)現(xiàn)系統(tǒng)邏輯時(shí)序控制，從而組成雙DSP柔性機(jī)載實(shí)時(shí)圖像處理系統(tǒng)的設(shè)計(jì)方案。同時(shí)對(duì)系統(tǒng)的硬件資源選擇及工作流程進(jìn)行了討論。
關(guān)鍵字：圖像跟蹤系統(tǒng) 研究實(shí)時(shí) 機(jī)載高速 DSP 柔性基于

一種新型DSP（TS101）中的鏈路DMA

鏈路DMA是在處理器內(nèi)核不干預(yù)的情況下，后臺(tái)利用鏈路口高速傳送數(shù)據(jù)的一種機(jī)制。TS101是高性能浮點(diǎn)數(shù)字信號(hào)處理器，它有８?jìng)€(gè)鏈路ＤＭＡ通道，可以在內(nèi)部／外部存儲(chǔ)器和鏈路口之間、鏈路口與鏈路口之間進(jìn)行多種類型的DMA傳輸。
關(guān)鍵字： DMA 鏈路 TS101 DSP 新型

Altera推出具有突破性體系的Stratix II系列FPGA

FPGA已在數(shù)據(jù)通信、電信、無(wú)線通信、消費(fèi)類產(chǎn)品、醫(yī)療、工業(yè)和軍事等各應(yīng)用領(lǐng)域當(dāng)中占據(jù)重要地位。由于芯片開發(fā)成本不斷攀升，以及對(duì)更高性能的不斷追求，繼0.18mm和0.13mm之后，業(yè)界越來(lái)越熱衷于90nm芯片制造工藝。Xilinx、Intel等都已進(jìn)入該領(lǐng)域，Altera也是其重要的倡導(dǎo)者。近期，Altera推出了嶄新體系的大容量Stratix II系列FPGA。它具有創(chuàng)新的自適應(yīng)FPGA體系，即自適應(yīng)邏輯模塊（ALM），這使其在單個(gè)器件中具有雙倍多的邏輯容量，比第一代Stratix器件速度快50%，效
關(guān)鍵字： Altera FPGA

基于TMS320C54x的便攜存儲(chǔ)設(shè)備設(shè)計(jì)

摘要：本文介紹了一種以TMS320C54x為核心的移動(dòng)存儲(chǔ)終端，終端中使用NAND Flash作為存儲(chǔ)器件。討論了TMS320C54x對(duì)NAND Flash的編程以及接口設(shè)計(jì)。關(guān)鍵詞：DSP；NAND；Flash 引言移動(dòng)存儲(chǔ)終端包括手機(jī)、掌上電腦、PDA和數(shù)碼相機(jī)等手持設(shè)備及各種信息家電。在這類產(chǎn)品中既要結(jié)合存儲(chǔ)功能，又需要具備一定的信號(hào)處理能力，因此基于DSP芯片的設(shè)計(jì)方案成為這些產(chǎn)品的主流方案。同時(shí)，為了降低產(chǎn)品成本，采用具有較高容量/價(jià)格比的NAND Fla
關(guān)鍵字： DSP Flash NAND 存儲(chǔ)器

MC33289在汽車防抱死制動(dòng)系統(tǒng)中的應(yīng)用

摘要：MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅(qū)動(dòng)器。本文將其應(yīng)用在汽車防抱死制動(dòng)系統(tǒng)(ABS)中，通過(guò)CPU和FPGA的設(shè)計(jì)，實(shí)現(xiàn)在驅(qū)動(dòng)電磁閥的同時(shí)對(duì)電磁閥及整個(gè)驅(qū)動(dòng)部分進(jìn)行靜態(tài)和動(dòng)態(tài)檢測(cè)的功能。關(guān)鍵詞：MC33289；防抱死制動(dòng)系統(tǒng)(ABS)；FPGA MC33289性能MC33289是Motorola公司推出的高端驅(qū)動(dòng)芯片，主要應(yīng)用在汽車和工業(yè)領(lǐng)域驅(qū)動(dòng)電磁閥等典型的感性負(fù)載。此器件在同一表貼封裝中包含兩個(gè)功率輸出開關(guān)，每個(gè)開關(guān)由一個(gè)
關(guān)鍵字： FPGA MC33289 防抱死制動(dòng)系統(tǒng)(ABS)

高速大容量數(shù)據(jù)采集板卡的SDRAM控制器設(shè)計(jì)

摘要：本文對(duì)高速、高精度大容量數(shù)據(jù)采集板卡所采用的SDRAM控制器技術(shù)進(jìn)行了討論，詳細(xì)介紹了基于FPGA的SDRAM控制器的設(shè)計(jì)、命令組合以及設(shè)計(jì)仿真時(shí)序，并將該技術(shù)應(yīng)用于基于PCI總線的100MHz單通道 AD9432高速大容量數(shù)據(jù)采集板卡，最后給出了板卡測(cè)試結(jié)果。關(guān)鍵詞：SDRAM；FPGA；AD9432 引言高速數(shù)據(jù)采集具有系統(tǒng)數(shù)據(jù)吞吐率高的特點(diǎn)，要求系統(tǒng)在短時(shí)間內(nèi)能夠傳輸并存儲(chǔ)采集結(jié)果。因此，采集數(shù)據(jù)的快速存儲(chǔ)能力和容量是制約加快系統(tǒng)速度和容許采集時(shí)間的主要因素之一。通常用于數(shù)據(jù)采
關(guān)鍵字： AD9432 FPGA SDRAM 存儲(chǔ)器

I2C總線控制器的VHDL設(shè)計(jì)及實(shí)現(xiàn)

摘要：本文用VHDL設(shè)計(jì)了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線控制器，介紹了詳細(xì)的設(shè)計(jì)思路和在FPGA中的實(shí)現(xiàn)，并給出了在嵌入式系統(tǒng)設(shè)計(jì)中的使用方法。關(guān)鍵詞：I2C總線；VHDL；FPGA 引言I2C總線以其接口簡(jiǎn)單、使用靈活等突出優(yōu)點(diǎn)在數(shù)字系統(tǒng)中獲得了廣泛的應(yīng)用。尤其在嵌入式系統(tǒng)中，I2C總線被普遍用來(lái)連接CPU/MCU和外圍器件。I2C總線規(guī)范經(jīng)過(guò)十幾年的實(shí)踐，發(fā)展了多層標(biāo)準(zhǔn)。從傳輸速率上劃分，有標(biāo)準(zhǔn)模式(100Kbit/s)，快速模式(400Kbit/s)，高速模式(3
關(guān)鍵字： FPGA I2C總線 VHDL

將處理器集成入FPGA的整合之道

引言現(xiàn)有的FPGA設(shè)計(jì)策略只是將FPGA看作一個(gè)單個(gè)元件，且需要依靠HDL輸入(HDL capture)和仿真的手段來(lái)進(jìn)行元件設(shè)計(jì)和驗(yàn)證。而在將處理器集成入FPGA，試圖在可編程部件中成就一個(gè)完全內(nèi)嵌的系統(tǒng)時(shí)，其所呈現(xiàn)出的復(fù)雜性是現(xiàn)有方法無(wú)法有效解決的。若想對(duì)嵌入到FPGA中基于處理器的整個(gè)數(shù)字系統(tǒng)進(jìn)行輸入、運(yùn)行及調(diào)試，工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設(shè)計(jì)工具，在一個(gè)集成化的FPGA執(zhí)行環(huán)境中協(xié)調(diào)工作的理想設(shè)計(jì)平臺(tái)。本文概述了開發(fā)這種系統(tǒng)所必須面對(duì)的各種設(shè)計(jì)挑戰(zhàn)，并講解了Altium公司的最新電子
關(guān)鍵字： FPGA

CPLD在合成孔徑雷達(dá)目標(biāo)模擬視頻板設(shè)計(jì)中的應(yīng)用

摘要：本文介紹了一種合成孔徑雷達(dá)目標(biāo)模擬視頻板卡的設(shè)計(jì)實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開發(fā)系統(tǒng)實(shí)現(xiàn)。由于采用該器件,簡(jiǎn)化了電路設(shè)計(jì),減小了設(shè)備體積,同時(shí)也使設(shè)備的可靠性和設(shè)計(jì)的靈活性大大提高。關(guān)鍵詞：合成孔徑雷達(dá)；FPGA/CPLD；PCI接口；乒乓結(jié)構(gòu)引言合成孔徑雷達(dá)(Synthetic Aperture Radar,簡(jiǎn)稱SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運(yùn)動(dòng)補(bǔ)償為前提條件的高分辨率成像雷達(dá)。對(duì)于合成孔徑雷達(dá)成像處
關(guān)鍵字： FPGA/CPLD PCI接口合成孔徑雷達(dá) 乒乓結(jié)構(gòu)

基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

摘要：本文提出了一種用FPGA實(shí)現(xiàn)神經(jīng)元自適應(yīng)PID控制器的方案，采用modelsim 5.6d進(jìn)行仿真驗(yàn)證并在Synplify Pro 7.1平臺(tái)上進(jìn)行綜合，結(jié)果表明該方案具有運(yùn)算速度快、精度高和易于實(shí)現(xiàn)的特點(diǎn)。關(guān)鍵詞：神經(jīng)元；PID；FPGA；BP神經(jīng)網(wǎng)絡(luò)引言迄今為止，PID控制器因其具有結(jié)構(gòu)簡(jiǎn)單、容易實(shí)現(xiàn)等特點(diǎn)，仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當(dāng)被控對(duì)象存在非線性和時(shí)變特性時(shí)，傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡(luò)以其強(qiáng)大
關(guān)鍵字： BP神經(jīng)網(wǎng)絡(luò) FPGA PID 神經(jīng)元

基于FPGA的專用信號(hào)處理器設(shè)計(jì)和實(shí)現(xiàn)

摘　要：本文介紹基于FPGA、用VHDL語(yǔ)言編程實(shí)現(xiàn)矢量脫靶量測(cè)量專用信號(hào)處理器的方法。有效利用FPGA片內(nèi)硬件資源，無(wú)需外圍電路，高度集成，實(shí)現(xiàn)了對(duì)復(fù)數(shù)數(shù)據(jù)進(jìn)行去直流、加窗、512點(diǎn)FFT和求模平方運(yùn)算。關(guān)鍵詞：512點(diǎn)FFT；FPGA；蝶形運(yùn)算前言矢量脫靶量測(cè)量系統(tǒng)中，信號(hào)處理電路模塊的主要任務(wù)是完成目標(biāo)檢測(cè)、數(shù)據(jù)存儲(chǔ)以及給其它單元控制信號(hào)。系統(tǒng)所進(jìn)行的目標(biāo)檢測(cè)需要計(jì)算信號(hào)的功率譜，所以先要對(duì)采集到的多通道(8路)數(shù)據(jù)按512點(diǎn)為一幀，作FFT處理，得到其頻譜。為了監(jiān)測(cè)接收機(jī)工作狀態(tài)，需要在頻域
關(guān)鍵字： 512點(diǎn)FFT FPGA 蝶形運(yùn)算