EEPW首頁(yè) >>
主題列表 >>
fpga+dsp
fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
基于FPGA的超級(jí)電容充放電控制
- 由于超級(jí)電容器單體性能參數(shù)的離散性,當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí),在充放電過(guò)程中容易造成過(guò)充或過(guò)放現(xiàn)象,嚴(yán)重危害超級(jí)電容器的使用壽命。文中提出以FPGA為檢測(cè)、控制單元,對(duì)電容進(jìn)行有效地充放電控制,防止過(guò)充或過(guò)放,提高超級(jí)電容器的循環(huán)使用次數(shù),降低不必要的能量消耗。
- 關(guān)鍵字: 超級(jí)電容 串聯(lián)均壓 FPGA
基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)
- 針對(duì)機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求,介紹了基于硬件描述語(yǔ)言Verilog HDL設(shè)計(jì)的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn),并通過(guò)Modelsim進(jìn)行功能仿真,在QuartusⅡ軟件平臺(tái)上綜合,最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實(shí)驗(yàn)證明了設(shè)計(jì)的可行性。
- 關(guān)鍵字: SDX總線 Wishbone總線 FPGA
基于FPGA的LVDS模塊在DAC系統(tǒng)中的應(yīng)用
- 介紹了LVDS技術(shù)的原理,對(duì)LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡(jiǎn)要的分析,著重介紹了基于FPGA的LVDS_TX模塊的應(yīng)用,并通過(guò)其在DAC系統(tǒng)中的應(yīng)用實(shí)驗(yàn)進(jìn)一步說(shuō)明了LVDS接口的優(yōu)點(diǎn)。
- 關(guān)鍵字: LVDS接口 高速數(shù)據(jù)傳輸 FPGA
基于EDMA的FPGA與DSP之間圖像高速穩(wěn)定數(shù)據(jù)傳輸?shù)牡脑O(shè)計(jì)與實(shí)現(xiàn)
- 設(shè)計(jì)了在FPGA與DSP之間進(jìn)行圖像數(shù)據(jù)傳輸?shù)挠布Y(jié)構(gòu),介紹了EDMA的工作原理、傳輸參數(shù)配置和EDMA的傳輸流程。在開發(fā)的實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)了這一傳輸過(guò)程。借助TI公司的DSP調(diào)試平臺(tái)CCS把接收到的圖像數(shù)據(jù)恢復(fù)成圖像,驗(yàn)證了傳輸過(guò)程的正確性和穩(wěn)定性。
- 關(guān)鍵字: EDMA 數(shù)據(jù)傳輸 FPGA
基于D類功率放大的高效率音頻功率放大器設(shè)計(jì)
- 為提高功放效率,以適應(yīng)現(xiàn)代社會(huì)高效、節(jié)能和小型化的發(fā)展趨勢(shì),以D類功率放大器為核心,以單片機(jī)89C51和可編程邏輯器件(FPGA)進(jìn)行控制及時(shí)數(shù)據(jù)的處理,實(shí)現(xiàn)了對(duì)音頻信號(hào)的高效率放大。系統(tǒng)最大不失真輸出功率大于1 W,可實(shí)現(xiàn)電壓放大倍數(shù)1~20連續(xù)可調(diào),并增加了短路保護(hù)斷電功能,輸出噪聲低。系統(tǒng)可對(duì)功率進(jìn)行計(jì)算顯示,具有4位數(shù)字顯示,精度優(yōu)于5%
- 關(guān)鍵字: 音頻放大器 D類功率放大 FPGA
基于FPGA的可配置判決反饋均衡器的設(shè)計(jì)
- 在移動(dòng)通信和高速無(wú)線數(shù)據(jù)通信中,多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致數(shù)據(jù)傳輸時(shí)不可避免的產(chǎn)生碼間干擾,成為影響通信質(zhì)量的主要因素,而信道的均衡技術(shù)可以消除碼間干擾和噪聲,并減少誤碼率。其中判決反饋均衡器(DFE)是一種非常有效且應(yīng)用廣泛得對(duì)付多徑干擾得措施。
- 關(guān)鍵字: 無(wú)線數(shù)據(jù)通訊 可配置均衡器 FPGA
基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計(jì)方案
- 這里以CAN總線通信接口為例,詳細(xì)論述了基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計(jì)方案。
- 關(guān)鍵字: 光電隔離 CAN總線轉(zhuǎn)換器 FPGA
基于Xilinx FPGA的嵌入式Linux設(shè)計(jì)流程
- 結(jié)合FPGA和Linux雙方優(yōu)勢(shì),可以很好地滿足嵌入式系統(tǒng)設(shè)計(jì)需求,量體裁衣,去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統(tǒng)解決方案。
- 關(guān)鍵字: 操作系統(tǒng)加載 Linux FPGA
利用FPGA的M4K作為移位寄存器的邏輯分析儀設(shè)計(jì)
- 采用Altera公司的Cyclone系列EPlC3T144C8作為控制芯片,QuartusⅡ?yàn)檐浖脚_(tái),用硬件描速語(yǔ)言設(shè)計(jì)了一個(gè)具有變頻采樣時(shí)鐘和16路采樣通道,基于VGA顯示的邏輯分析僅.該設(shè)計(jì)方案利用FPGA內(nèi)部的M4K決作為移位寄存器不斷地進(jìn)行讀進(jìn)數(shù)據(jù)的方式,提高了工作速度、性能穩(wěn)定性以及分析的范圍和質(zhì)量。該邏輯分析儀實(shí)現(xiàn)簡(jiǎn)單,價(jià)格低,具有較高的使用價(jià)值。
- 關(guān)鍵字: 采樣模式 邏輯分析儀 FPGA
fpga+dsp介紹
您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條