<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          有幸成為中國FPGA蓬勃應(yīng)用的參與者

          •   2005年我加入了賽靈思中國,一直從事的是大客戶的技術(shù)支持工作,在這個崗位上,我一干就是將近10年??梢哉f10年的時間里,我收獲了很多個人經(jīng)歷,也很感謝賽靈思公司在我成長路上提供的機遇和培養(yǎng)。   回想當(dāng)初加入賽靈思公司,也算是我人生中一個非常重要的選擇。因為在大學(xué)里就接觸了賽靈思公司的FPGA產(chǎn)品,所以當(dāng)時就覺得作為FPGA的發(fā)明者和領(lǐng)導(dǎo)者,賽靈思公司是個技術(shù)領(lǐng)先的好公司,公司的底蘊無疑對我這個在學(xué)校就是FPGA使用者的求職者有無限的吸引力。在應(yīng)聘之前又專門了解了一下賽靈思公司的情況,發(fā)現(xiàn)公司還是
          • 關(guān)鍵字: 賽靈思  FPGA  

          Xilinx: Stay Young, Stay energetic

          •   2012年4月,我從高校畢業(yè)后,加入了賽靈思北京研發(fā)團隊,主要從事Vivado HLS的研發(fā)工作。作為計算機專業(yè)的畢業(yè)生,很多人問我為什么沒有選擇熱門的互聯(lián)網(wǎng)公司或者軟件公司,而是選擇了一家硬件公司。我的回答是:價值體現(xiàn)與創(chuàng)新。   選擇一家公司,我看中的是個人對于公司的價值以及公司對于個人的價值。在這里,公司會根據(jù)每個人的技術(shù)特點,推薦相應(yīng)的崗位,以便最大程度地發(fā)揮個人技術(shù)特長。對于我來說,研究生期間主要研究圖像處理算法以及FPGA的程序設(shè)計。在這里,可以讓我同時發(fā)揮軟件和硬件的技術(shù)特長。
          • 關(guān)鍵字: Vivado HLS  FPGA  賽靈思  

          在Xilinx 見證技術(shù)和商業(yè)奇跡的日子

          •   賽靈思成立30周年了,我2006年加入賽靈思,從事大學(xué)計劃,至今已有8年。   還記得當(dāng)時的CEO Wim在賽靈思入選最適合工作的科技公司第4名時說過的一句話:“最適合工作的地方,就是早上你醒來,就會迫不及待地想去做事,實現(xiàn)你的夢想的地方,賽靈思就是一個這樣的地方”。   回顧這8年,賽靈思每一年都有令人激動的事情發(fā)生,每一年的技術(shù)都有長足進(jìn)步,而我,有幸成為不少事件的親身參與者和見證者。 而我的大學(xué)計劃工作,也改變了不少老師和學(xué)生的人生軌跡。多數(shù)年過去了, 這些事件激勵著
          • 關(guān)鍵字: 賽靈思  SDN  FPGA  

          堅持創(chuàng)新,共同成長

          •   掐指一算,我現(xiàn)在已經(jīng)算是賽靈思中國最“老”的員工了 - 從2001年加入美國賽靈思,從研發(fā)到產(chǎn)品應(yīng)用,直到2010年回國轉(zhuǎn)入技術(shù)銷售團隊,已經(jīng)整整13個年頭了。賽靈思是我的第一份工作,我對它自然是有一份特殊的感情,但究竟是哪些方面這么一直吸引我呢?很多,但有兩點是毋庸置疑的:創(chuàng)新和空間。   創(chuàng)新   賽靈思是業(yè)界的技術(shù)領(lǐng)導(dǎo)者,是一家鼓勵創(chuàng)新,崇尚技術(shù)領(lǐng)先的公司。從我剛進(jìn)公司起,老員工們告訴我最多的就是,在賽靈思,技術(shù)創(chuàng)新是自下而上的。公司鼓勵員工研發(fā)新技術(shù),改進(jìn)流程,創(chuàng)新
          • 關(guān)鍵字: 賽靈思  FAE  FPGA  

          賽靈思不可思議的30年

          •   1984年 Ross Freeman、Jim Barnett和Bernie Vonderschmit 在硅谷創(chuàng)辦 賽靈思(Xilinx) 的時候,我剛剛從北航大學(xué)畢業(yè)。30年后的今天賽靈思 已經(jīng)是擁有3500人,3500多專利,市值百億的大型半導(dǎo)體企業(yè)。賽靈思無論是它的世界第一顆FPGA芯片、Virtex、Spartan、嵌入式可編程處理器MicroBalze和Zynq ,還是設(shè)計工具ISE,賽靈思的技術(shù)和產(chǎn)品在工業(yè)和學(xué)士界都贏得了巨大的影響和聲譽, 成功地應(yīng)用在航天、汽車、通訊和消費電子各個領(lǐng)域。我
          • 關(guān)鍵字: 硅谷  賽靈思  FPGA  

          發(fā)展的FPGA促使電子技術(shù)不斷進(jìn)步

          •   我大概是在上個世紀(jì)九十年代初,到香港去做EDA培訓(xùn)的時候,了解到賽靈思有一款FPGA。當(dāng)時我通過查電話本,找到貴公司,而且拿到了第一片F(xiàn)PGA回來。那個時候因為承擔(dān)包括863項目要做芯片對我們來說都非常難。一個是投資受不了,一個是頭一次見面,不見得拿回來就是成功的。   在1994年9月1號,在清華大學(xué)成立了中國大陸第一個賽靈思培訓(xùn)中心。我們清華大學(xué)系館門口牌子最后一共掛到26塊,那么賽靈思是第五塊,所以還是比較早地進(jìn)入了中國。當(dāng)時由我和楊飛將這個培訓(xùn)中心辦起來的。大約在96年,我們舉辦了國內(nèi)第一屆
          • 關(guān)鍵字: EDA  賽靈思  FPGA  

          一種基于VHDL的洗衣機控制器設(shè)計

          • 摘要:為降低設(shè)計成本,縮短設(shè)計周期,提出一種基于VHDL的洗衣機控制器的設(shè)計方案。該方案采用模塊化的設(shè)計思想,并使用狀態(tài)機完成控制模塊的設(shè)計。整個系統(tǒng)在QuartusⅡ開發(fā)平臺上完成設(shè)計、編譯和仿真,并在FPGA硬件實驗箱上進(jìn)行測試。仿真波形和測試結(jié)果均表明該設(shè)計方案切實可行。 為提高洗衣機控制系統(tǒng)的智能性,以及定時和轉(zhuǎn)速的精確度,目前洗衣機控制系統(tǒng)通常采用數(shù)字電路而不是傳統(tǒng)的機械式控制。隨著EDA(Electronic Design Automation,電子設(shè)計自動化)技術(shù)的發(fā)展,采用硬件描述語言在
          • 關(guān)鍵字: FPGA  VHDL  

          基于FPGA+DSP的頻譜監(jiān)測儀設(shè)計及實現(xiàn)

          • 隨著微波技術(shù)的廣泛發(fā)展,空間和地面電磁環(huán)境越來越復(fù)雜,無線電頻譜資源作為公共資源的一種,需要頻譜管理部門進(jìn)行有效的分配和監(jiān)控。特別是在頻帶日益擁擠、自然和人為干擾日益增大的情況下,頻譜監(jiān)測系統(tǒng)有必要進(jìn)行監(jiān)測,檢測存在的干擾,以便采取措施將影響降至最低,確保頻譜資源得到合理的利用。 電磁頻譜監(jiān)測分析儀是應(yīng)對當(dāng)前電磁信號頻譜檢測挑戰(zhàn),兼?zhèn)涓叻直媛屎透咚阉魉俣鹊臋z測設(shè)備。頻率分辨率的提高意味著幅度檢測靈敏度和頻率分辨能力雙提升、因此其高分辨率、高速掃描的特點意味著在電磁信號檢測領(lǐng)域擁有強大的檢測效率。本系統(tǒng)采
          • 關(guān)鍵字: FPGA  DSP  

          基于FPGA+DSP的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計

          • 現(xiàn)代空戰(zhàn)中,光電對抗裝備在戰(zhàn)爭中扮演著重要的角色,而紅外偵測與跟蹤系統(tǒng)由于采用的無源探測技術(shù),因此與雷達(dá)等主動探測系統(tǒng)相比具有隱身性強、抗干擾能力好和小型化程度高等優(yōu)點,受到業(yè)內(nèi)的關(guān)注。新一代紅外成像導(dǎo)引系統(tǒng)須具備高精度、處理速度快、實時性強且反應(yīng)時間短等特點,這便要求圖像處理計算機能滿足圖像處理中大數(shù)據(jù)量、復(fù)雜運算、實時性強、高傳輸率和穩(wěn)定可靠等要求。文中從工作原理、硬件及軟件3個方面介紹了基于DSP和FPGA芯片的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計方法。 1紅外制導(dǎo)控制系統(tǒng)硬件總體設(shè)計 紅外信息數(shù)據(jù)處理系統(tǒng)
          • 關(guān)鍵字: FPGA  DSP  

          基于FPGA的定時同步算法設(shè)計

          • 摘要 文中對適用于高速突發(fā)通信的基于數(shù)字濾波平方的定時同步算法進(jìn)行了研究。通過對在高速數(shù)據(jù)傳輸通信中,該定時同步環(huán)路的定時誤差估計模塊進(jìn)行并行結(jié)構(gòu)實現(xiàn),大幅降低了系統(tǒng)對于時鐘的要求,且更加易于實現(xiàn);將文中所提定時控制部分與其他文獻(xiàn)中的方法做了對比,表明所用方法可以達(dá)到更好的效果。最后進(jìn)行的Matlab仿真以及硬件實現(xiàn),結(jié)果表明,該環(huán)路可以實現(xiàn)突發(fā)與非突發(fā)情況下的高速數(shù)傳定時同步。 目前,數(shù)字通信系統(tǒng)正向高速全數(shù)字化方向發(fā)展。在全數(shù)字接收機定時同步中,主要包括兩個關(guān)鍵點:定時誤差估計和定時控制。傳統(tǒng)的定時
          • 關(guān)鍵字: FPGA  Gardner  

          一種基于FPGA的QC_LDPC碼的譯碼器設(shè)計

          • 摘要 針對QC_LDPC碼的短環(huán)對碼性能的重要影響,采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計。算法首先分別對3個不同的子矩陣進(jìn)行移位運算,每個子矩陣分別與它們移位后生成的子矩陣共同組合形成1個新的子矩陣,然后再將新生成的3個子矩陣組合成1個矩陣構(gòu)成基陣,最后將該矩陣轉(zhuǎn)置后用單位矩陣及其移位矩陣隨機擴展即可得到所需校驗矩陣。根據(jù)該校驗矩陣的特殊結(jié)構(gòu),采用分層迭代譯碼算法,選用Altera公司的Stratix III系列FPGA,實現(xiàn)碼率為1/2、碼長為3456的正規(guī)(3,6)QC_LDPC碼譯碼器的布局布線
          • 關(guān)鍵字: FPGA  QC_LDPC  

          基于FPGA的北斗QPSK信號調(diào)制器設(shè)計

          • 摘要 為研制北斗衛(wèi)星導(dǎo)航模擬信號源,設(shè)計實現(xiàn)了北斗QPSK信號調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號的正交相移鍵控調(diào)制信號的基礎(chǔ)上,基于軟件無線電的思想,在FPGA硬件平臺上實現(xiàn)了QPSK信號調(diào)制器,通過功率譜測試,QPSK解調(diào)和簡單串口信息傳輸,驗證了調(diào)制解調(diào)硬件單元的正確性。 北斗衛(wèi)星導(dǎo)航系統(tǒng)(BeiDou Navigation SatelliteSystem)是我國正在實施的自主研發(fā)、完全獨立運行的全球衛(wèi)星導(dǎo)航系統(tǒng),有著廣泛的應(yīng)用前景。北斗衛(wèi)星導(dǎo)航系統(tǒng)信號采用正交相移鍵控(QPSK)調(diào)制
          • 關(guān)鍵字: FPGA  QPSK  

          一種基于DM648和FPGA構(gòu)架的圖像處理方案

          • 摘要:介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案,闡述了圖像處理模塊的組成原理和結(jié)構(gòu),并對模塊內(nèi)部電路設(shè)計和FPGA內(nèi)部圖像處理邏輯進(jìn)行了重點介紹。木文設(shè)計的圖像處理模塊能夠支持對高清視頻圖像的切割、縮放、疊加和切換等算法處理。 隨著數(shù)字化時代的到來,視頻圖像處理作為數(shù)字化的重要組成部分越來越重要,特別是對高清視頻的處理技術(shù)已經(jīng)成為業(yè)界的研究熱點。本文針對視頻處理技術(shù)的特點提出了一種支持多種視頻輸入輸出接口的視頻圖像處理硬件解決方案。 1 總體結(jié)構(gòu)及硬件設(shè)計 1.1 總體結(jié)構(gòu) 本文設(shè)計的
          • 關(guān)鍵字: FPGA  DM648  

          Altera客戶樹立業(yè)界里程碑—采用Stratix 10 FPGA和SoC,內(nèi)核性能提高了兩倍

          •   Altera公司 (Nasdaq: ALTR)于2014年5月7日宣布,與前一代高性能可編程器件相比,Stratix? 10 FPGA和SoC客戶設(shè)計的內(nèi)核性能成功提高了兩倍。Altera與幾家早期試用客戶在多個市場領(lǐng)域密切合作,使用Stratix 10性能評估工具測試了他們的下一代設(shè)計。客戶所體會到的FPGA內(nèi)核性能突破源自Intel 14 nm三柵極工藝技術(shù)以及革命性的Stratix 10 HyperFlex?體系結(jié)構(gòu)。   HyperFlex是Altera為Strati
          • 關(guān)鍵字: Altera  FPGA  SoC  

          基于FPGA和CAN總線的飛行模擬器通信接口設(shè)計

          • 摘要:在飛行模擬器的設(shè)計中,為了使數(shù)據(jù)能夠快速有效地在飛行模擬器的各個模塊之間進(jìn)行高速傳遞,提出了一種使用FPGA作為CAN總線節(jié)點結(jié)構(gòu)中的核心處理器的設(shè)計方法,并完成了飛行模擬器通信接口的軟硬件設(shè)計。采用Verilog HDL進(jìn)行編程,能夠完成對SJA1000總線控制器的有效讀寫。實際測試表明,相較于單片機作為處理器,本設(shè)計可擴展性好,易于修改和移植,能降低模擬器成本。 飛行模擬器是現(xiàn)代飛行員訓(xùn)練的必需設(shè)備,它是一種由計算機實時控制、多系統(tǒng)協(xié)調(diào)工作、能模擬真實飛行環(huán)境的模擬設(shè)備。相較于利用飛機的飛行訓(xùn)
          • 關(guān)鍵字: FPGA  CAN  
          共6368條 152/425 |‹ « 150 151 152 153 154 155 156 157 158 159 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();