<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進入fpga：quartusⅡ技術(shù)社區(qū)

基于FPGA的幀同步系統(tǒng)設(shè)計方案

在Xilinx的FPGA器件XC3S200-4FT200上對方案中設(shè)計的幀同步系統(tǒng)進行了實現(xiàn)，利用Modelsim 6.0軟件進行了仿真測試。仿真結(jié)果表明，本方案設(shè)計的同步系統(tǒng)工作穩(wěn)定，滿足性能要求。
關(guān)鍵字： Xilinx FPGA 幀同步 VHDL 寄存器

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計方案

在此基礎(chǔ)上通過電路設(shè)計建立了數(shù)字化能譜測量實驗裝置，實測了137Cs的能譜，測量結(jié)果與相同條件下的模擬能譜儀的實測譜完全吻合。由此證明基于FPGA的數(shù)字多道脈沖幅度分析器硬件設(shè)計方案的正確可行，具有實用性。
關(guān)鍵字： FPGA 能譜儀 ADC DSP 分析器

基于低成本FPGA的高清低碼流H.264攝像機SoC參考設(shè)計

摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機SoC實現(xiàn)方式，該設(shè)計已經(jīng)完全實現(xiàn)，開創(chuàng)了高清低碼流安防攝像機SoC的先河。
關(guān)鍵字： FPGA SoC ASIC 攝像機傳感器

賽靈思FPGA全局時鐘網(wǎng)絡(luò)結(jié)構(gòu)詳解

在 Xilinx 系列 FPGA 產(chǎn)品中，全局時鐘網(wǎng)絡(luò)是一種全局布線資源，它可以保證時鐘信號到達各個目標邏輯單元的時延基本相同。其時鐘分配樹結(jié)構(gòu)如圖1所示。
關(guān)鍵字： Xilinx FPGA RAM DCM 時鐘信號

基于FPGA動態(tài)可重構(gòu)技術(shù)的二模冗余MIPS處理器

現(xiàn)場可編程門陣列(Field Programmable Gate Array， FPGA)是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發(fā)生改變。
關(guān)鍵字： FPGA SRAM MIPS 存儲器 BIST

雷達信號處理：FPGA還是GPU?

FPGA和CPU一直是雷達信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達系統(tǒng)的處理能力越來越強，越來越復(fù)雜，對信息處理的需求也急劇增長。為此，F(xiàn)PGA不斷在提高處理能力和吞吐量，CPU也在發(fā)展以滿足下一代雷達的信號處理性能需求。
關(guān)鍵字： FPGA CPU GPU GFLOP 轉(zhuǎn)換器

基于PCI總線的微弱信號采集模塊的設(shè)計方案

隨著微電子技術(shù)的廣泛普及、計算機技術(shù)的快速發(fā)展，現(xiàn)場信息實時采集系統(tǒng)的性能越來越受到大量關(guān)注。從測試系統(tǒng)和科研領(lǐng)域產(chǎn)生的動態(tài)信息中提取有用數(shù)據(jù)進行現(xiàn)場實時采集并存儲顯得尤為重要。
關(guān)鍵字： PCI FPGA 傳感器轉(zhuǎn)換器采集信號

一種新型帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計方案

本方案采用理論分析與硬件電路設(shè)計相結(jié)合的方法進行了系統(tǒng)設(shè)計，并用FPGA予以實現(xiàn)。系統(tǒng)仿真與硬件電路測試結(jié)果證實了設(shè)計方案的正確性。該鎖相環(huán)的自由振蕩頻率可隨輸入信號頻率的變化而改變，具有電路結(jié)構(gòu)簡單、鎖相范圍廣、鎖定速度快和穩(wěn)態(tài)誤差小等特點。
關(guān)鍵字： FPGA 鎖相環(huán) 振蕩器濾波器計數(shù)器

基于FPGA的采集卡的圖像增強算法應(yīng)用研究

圖像在采集過程中不可避免地會受到傳感器靈敏度、噪聲干擾以及模數(shù)轉(zhuǎn)化時量化問題等因素影響而導(dǎo)致圖像無法達到人眼的視覺效果，為了實現(xiàn)人眼觀察或者機器自動分析的目的，對原始圖像所做的改善行為，就被稱作圖像增強技術(shù)。
關(guān)鍵字：傳感器圖像增強 FPGA PCI VHDL

一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計方案

基于NI公司的智能FPGA板卡以及圖形化編程軟件LabVIEW,本文提出了一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計方案。該方案中所設(shè)計的系統(tǒng)與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比結(jié)構(gòu)簡單、開發(fā)周期短、可靠性高、實時性好，并且對于不同應(yīng)用場合，在FPGA邏輯單元足夠多的情況下可以很簡便地依據(jù)實際情況對其做相應(yīng)調(diào)整，具有較強的通用性。
關(guān)鍵字： NI FPGA LabVIEW 數(shù)據(jù)采集光耦隔離

基于FPGA的速率自適應(yīng)圖像抽取算法

載荷圖像可視化是深空探測任務(wù)中的重要需求，但受信道帶寬的限制，無法實時傳輸所有載荷數(shù)據(jù)，因此星載復(fù)接存儲器中圖像的抽取下傳是實現(xiàn)任務(wù)可視化的關(guān)鍵。
關(guān)鍵字：存儲器 FPGA 載荷圖像 VCDU FLASH

基于FPGA多路機載冗余圖像處理系統(tǒng)的設(shè)計方案

摘要：本文以FPGA作為核心處理器，提出了一種基于FPGA多路機載冗余圖像處理系統(tǒng)的設(shè)計方案，實現(xiàn)了對多路DVI視頻冗余信號的解碼、編碼、實時處理以及輸出顯示，并且信號通道增加冗余設(shè)計，因而加強了系統(tǒng)的穩(wěn)定性和可靠性。
關(guān)鍵字： FPGA DVI 視頻均衡器 SDRAM

如何在FPGA內(nèi)實現(xiàn)最佳化車用MCU設(shè)計方案？

在汽車電子中廣為采用的微控制器(MCU)正快速面臨時間和成本的壓力。使用MCU的主要優(yōu)勢一直以來都是‘創(chuàng)造具有高性價比的高階系統(tǒng)整合’。然而，在此一優(yōu)勢之下，有一些與元件本身相關(guān)的潛在成本是超乎于其單價水平的。例如，若選用的元件無法創(chuàng)造所需特性，則必須增加外部邏輯、軟件或其它整合元件。
關(guān)鍵字：微控制器 FPGA ASIC CPU 嵌入式

基于SPI FLASH的FPGA多重配置

通過FPGA的多重配置可以有效地精簡控制結(jié)構(gòu)的設(shè)計，同時可以用邏輯資源較少的FPGA器件實現(xiàn)需要很大資源才能實現(xiàn)的程序。以Virtex5系列開發(fā)板和配置存儲器SPI FLASH為基礎(chǔ)，從硬件電路和軟件設(shè)計兩個方面對多重配置進行分析，給出了多重配置實現(xiàn)的具體步驟，對實現(xiàn)復(fù)雜硬件設(shè)計工程有一定的參考價值。
關(guān)鍵字： FPGA Virtex5 FLASH ICAP IPROG 寄存器

基于ADS1298與FPGA的高性能腦電信號采集系統(tǒng)

本文利用ADS1298芯片的高精度，以FPGA為主控制芯片，通過將工頻陷波、帶通濾波等模擬部分轉(zhuǎn)移到數(shù)字側(cè)，在保證性能的前提下簡化腦電信號放大與調(diào)理的模擬電路，實現(xiàn)便攜式腦電信號的采集。
關(guān)鍵字： FPGA 信號采集 ADS1298 腦電信號接口電路

共6385條 169/426 |‹ « 167 168 169 170 171 172 173 174 175 176 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga：quartusⅡ相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga：quartusⅡ資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

fpga：quartusⅡ?qū)谖恼?/h2>

熱門主題

FPGA：QuartusⅡ 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();