<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          萊迪思推出新的超低密度FPGA

          • 2013年10月22日,萊迪思半導體公司(NASDAQ: LSCC)宣布推出新的超低密度iCE40? FPGA,提供世界上最靈活的單芯片傳感器解決方案,使得新一代環(huán)境感知、超低功耗的移動設(shè)備成為現(xiàn)實。iCE40 FPGA系列新增加的器件使客戶能夠在一個更小的空間內(nèi)集成更多的功能。
          • 關(guān)鍵字: 萊迪思  FPGA  傳感器  

          美高森美宣布提供低成本IGLOO?2 FPGA評測工具套件

          • 致力于提供幫助功率管理、安全、可靠與高性能半導體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation,紐約納斯達克交易所代號:MSCC) 宣布提供低成本IGLOO?2 FPGA評測工具套件,為客戶提供PCI? Express (PCIe)兼容外形尺寸評測平臺。
          • 關(guān)鍵字: 美高森美  FPGA  以太網(wǎng)  

          基于FPGA和虛擬儀器的DDS信號發(fā)生器設(shè)計

          • 將虛擬儀器技術(shù)同F(xiàn)PGA技術(shù)結(jié)合,設(shè)計了一個頻率可控的DDS任意波形信號發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ)上,分別介紹了上位機虛擬儀器監(jiān)控面板的功能和結(jié)構(gòu),以及實現(xiàn)DDS功能的下位機FPGA器件各模塊化電路的作用。經(jīng)過設(shè)計和電路測試,輸出波形達到了技術(shù)要求,工作穩(wěn)定可靠。
          • 關(guān)鍵字: 信號發(fā)生器  設(shè)計  DDS  儀器  FPGA  虛擬  基于  

          基于FPGA和BU-65170的1553B遠程終端設(shè)計與實現(xiàn)

          • 為了滿足載荷與衛(wèi)星進行可靠通信的目的,設(shè)計并實現(xiàn)了基于FPGA和BU-65170協(xié)議芯片的1553B遠程終端。自行設(shè)計了用于控制BU-65170的主控制狀態(tài)機,采用16位零等待緩沖接口模式,使用單消息和雙緩沖模式進行消息傳輸。創(chuàng)新性地引入RS 422總線與1553B總線進行通信,方便測試過程,結(jié)果直觀可見。采用專用測試板卡Alta ECD54-1553對系統(tǒng)進行測試,獲得預期的可靠結(jié)果。FPGA取代傳統(tǒng)CPU來控制1553B通信并集成數(shù)據(jù)傳輸功能,采用Verilog HDL硬件描述語言有利于軟件移植,縮短
          • 關(guān)鍵字: 終端  設(shè)計  實現(xiàn)  遠程  1553B  FPGA  BU-65170  基于  

          基于FPGA的FIR數(shù)字濾波器設(shè)計與實現(xiàn)

          • 簡要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點和基本原理,提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計流程和實現(xiàn)方案。在Mat lab/Simulink環(huán)境下,采用DSP Builder模塊搭建FIR模型,根據(jù)FDATool工具對FIR濾波器進行了設(shè)計,然后進行系統(tǒng)級仿真和ModelSim功能仿真,其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。通過SignalCompiler把模型轉(zhuǎn)換成VHDL語言加入到FPGA的硬件設(shè)計中,從QuartusⅡ軟件中的虛擬邏輯分析工具SignalTapⅡ中得到數(shù)
          • 關(guān)鍵字: 設(shè)計  實現(xiàn)  濾波器  數(shù)字  FPGA  FIR  基于  

          基于FPGA實現(xiàn)異步串行通信

          • 為了適應(yīng)全數(shù)字化自動控制更加廣泛的應(yīng)用,采用現(xiàn)場可編程門陣列(FPGA)對異步串行通信控制器(UART)進行多模塊的系統(tǒng)設(shè)計的方法,使串口通信的集成度更高。對UART系統(tǒng)結(jié)構(gòu)進行了模塊化分解,可分為三個模塊:FPGA波特率發(fā)生器控制模塊、FPGA數(shù)據(jù)發(fā)送模塊及數(shù)據(jù)接收模塊。采用Venlog語言描述硬件功能,利用Xilinx公司的FPGA芯片,在Xilinx ISE Design Suite 13. 4環(huán)境下進行設(shè)計、編譯、綜合、下載。采用第三方仿真工具ModelSim進行模擬仿真。
          • 關(guān)鍵字: 串行  通信  異步  實現(xiàn)  FPGA  基于  

          基于FPGA的實時視頻圖像采集與顯示系統(tǒng)的設(shè)計與實

          • 主要針對目前視頻圖像處理發(fā)展的現(xiàn)狀,結(jié)合FPGA技術(shù),設(shè)計了一個基于FPGA的實時視頻圖像采集與顯示系統(tǒng)。系統(tǒng)采用FPGA作為主控芯片,搭栽專用的編碼解碼芯片進行圖像的采集與顯示,主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設(shè)置等幾個功能模塊。采用FPGA的標準設(shè)計流程及一些常用技巧來對整個系統(tǒng)進行編程。重點在于利用FPFA開發(fā)平臺對普通相機輸出的圖像進行采集與顯示,最終能在連接的RCA端口顯示屏顯示。
          • 關(guān)鍵字: 顯示系統(tǒng)  設(shè)計  實現(xiàn)  采集  圖像  FPGA  實時  視頻  基于  

          基于FPGA的手持式示波器設(shè)計

          • 在此設(shè)計的低成本手持式示波器是以ADC128S022模/數(shù)轉(zhuǎn)換芯片為數(shù)據(jù)采集前端;使用FPGA片內(nèi)雙口內(nèi)建RAM進行數(shù)據(jù)存儲、有限狀態(tài)機實現(xiàn)示波器的觸發(fā)控制和顯示驅(qū)動;最后再用LCD12864液晶模塊完成終端的低成本圖形顯示。在DE0-Nano FPGA(Altera Cyclone IV)開發(fā)板上的測試結(jié)果表明,所設(shè)計的手持式示波器可以實現(xiàn)模擬信號任意電平上升沿或下降沿的觸發(fā)測量;垂直靈敏度和掃描速度調(diào)節(jié)、波形參數(shù)的直接讀出等功能。
          • 關(guān)鍵字: 設(shè)計  示波器  手持  FPGA  基于  

          京微雅格重磅之作―新版FPGA/CAP設(shè)計套件Primace5

          • 簡介作為國內(nèi)唯一一家具有完全自主知識產(chǎn)權(quán)的FPGA與可配置應(yīng)用平臺CAP(Configurable Application Platform)產(chǎn)品供應(yīng)商,京微雅格一直在快節(jié)奏的改進與產(chǎn)品配套的軟件開發(fā)環(huán)境。最近,新一代FPGA/CAP設(shè)計套件Primace5
          • 關(guān)鍵字: 京微雅格  FPGA  CAP設(shè)計套件  Primace5.0  

          基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計

          • 文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊;采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求,我們采用了硬件報警,缺陷回波峰值包絡(luò)存儲等關(guān)鍵技術(shù)。此外,該系統(tǒng)在小型化和數(shù)字化方面有顯著提高,為便攜式多通道超聲檢測系統(tǒng)設(shè)計奠定基礎(chǔ)。
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計  探傷  超聲  FPGA  通道  基于  

          基于大容量FPGA的多節(jié)點系統(tǒng)的遠程升級的實現(xiàn)

          •   引言  多節(jié)點系統(tǒng),在目前的很多電子系統(tǒng)應(yīng)用場合都可以看到。這種多節(jié)點系統(tǒng)由于具有結(jié)構(gòu)可擴展性、 ...
          • 關(guān)鍵字: FPGA  多節(jié)點系統(tǒng)  遠程升級    

          使用MATLAB和Simulink算法創(chuàng)建FPGA原型(一)

          • 芯片設(shè)計和驗證工程師通常要為在硅片上實現(xiàn)的每一行RTL代碼寫出多達10行測試平臺代碼。驗證任務(wù)在設(shè)計周期 ...
          • 關(guān)鍵字: MATLAB  Simulink  FPGA  

          基于FPGA控制的動態(tài)背光源設(shè)計

          • 引言當代LCD顯示大部分采用的是冷陰極射線熒光燈(CCFL)背光或LED靜態(tài)背光,由于CCFL亮度不易控制并且響應(yīng)速...
          • 關(guān)鍵字: 背光源  FPGA  

          降低從中間總線電壓直接為低電壓處理器和 FPGA 供電的風險

          • 工業(yè)、航天和國防系統(tǒng)通常采用額定24V~28V的中間總線電壓,在這些系統(tǒng)中,串聯(lián)電池作為備用電源,但是,由于分配...
          • 關(guān)鍵字: 低電壓處理器  FPGA  供電  

          ADI公司和Xilinx聯(lián)手實現(xiàn)JEDEC JESD204B互操作性

          • Analog Devices, Inc. (NASDAQ:ADI)和Xilinx, Inc. (NASDAQ:XLNX)日前宣布,Kintex?-7 FPGA中的Xilinx JESD204 LogiCORE? IP和ADI AD9250模數(shù)高速數(shù)據(jù)轉(zhuǎn)換器之間的JESD204B實現(xiàn)互操作。實現(xiàn)邏輯和數(shù)據(jù)轉(zhuǎn)換器器件之間的JESD204B互操作性,是促進該新技術(shù)廣泛運用的一個重大里程碑。
          • 關(guān)鍵字: ADI  Xilinx  FPGA  
          共6368條 174/425 |‹ « 172 173 174 175 176 177 178 179 180 181 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();