fpga：quartusⅡ 文章 進入fpga：quartusⅡ技術(shù)社區(qū)
FPGA實現(xiàn)的任意波形發(fā)生器的設(shè)計
- 運用DDS原理，進行任意波形發(fā)生器的設(shè)計，使得任意波形發(fā)生器兼顧DDS的優(yōu)點。設(shè)計中通過實現(xiàn)DDS模塊與單片機接口的控制部分將頻率控制字由單片輸入到輸入寄存器模塊，由相位累加器模塊對輸入頻率控制字進行累加運算，輸出作為雙口RAM的讀地址線，讀數(shù)據(jù)線上即輸出了波形幅度量化數(shù)據(jù)。其中雙口RAM的內(nèi)容由單片機進行更新，從而實現(xiàn)任意波形的發(fā)生。本設(shè)計中的相位累加器采用了8級流水線結(jié)構(gòu)借助前5級的超前進位的方法，使得編譯的最高工作頻率由317．97MHz提高到336．7 MHz，實現(xiàn)了任意波形的發(fā)生，節(jié)約了成本，提
- 關(guān)鍵字： FPGA 任意波形發(fā)生器
面向?qū)ΨQ體系結(jié)構(gòu)的FPGA仿真模型研究
- 緩慢的軟件模擬器給體系結(jié)構(gòu)研究帶來了極大不便，F(xiàn)PGA硬件仿真的模擬速度很快，但仿真系統(tǒng)的規(guī)模嚴重受限于FPGA的容量。較大規(guī)模的體系結(jié)構(gòu)系統(tǒng)仿真采用多片F(xiàn)PGA互連，不僅增加了設(shè)計的復(fù)雜性，也增加成本。因此提出一種面向?qū)ΨQ體系結(jié)構(gòu)的FPGA仿真模型。經(jīng)仿真系統(tǒng)評估，其仿真系統(tǒng)能夠增大FPGA芯片的仿真規(guī)模，減少仿真系統(tǒng)對FPGA資源的需求，有效支持在有限的FPGA資源上進行大規(guī)模對稱體系結(jié)構(gòu)仿真研究。
- 關(guān)鍵字： FPGA 對稱 仿真 模型研究
基于FPGA+DSP技術(shù)的Bayer格式圖像預(yù)處理
- 提出一種針對CMOS圖像傳感器采集的Bayer格式圖像預(yù)處理系統(tǒng)，與傳統(tǒng)的DSP圖像處理系統(tǒng)相比，該系統(tǒng)利用Spartan-3系列的XC3S1 500和TMS320DM642型DSP相結(jié)合實現(xiàn)圖像捕獲、圖像預(yù)處理等功能，采用支持USB2．O的CY7C68013將圖像信息傳送給上位機。在FPGA中采用雙線性插值法將CMOS圖像傳感器采集的Bayer格式圖像數(shù)據(jù)轉(zhuǎn)換為RGB格式圖像數(shù)據(jù)，并轉(zhuǎn)換成Y亮度信號。實驗結(jié)果表明，該系統(tǒng)能處理分辨率達500萬像素的Bayer圖像，并最終以20 Mb／s的帶寬將亮度信號傳
- 關(guān)鍵字： Bayer FPGA DSP 圖像預(yù)處理
基于FPGA的灰度形態(tài)學(xué)濾波器實現(xiàn)
- 摘要:闡述了灰度形態(tài)學(xué)濾波的原理和基本操作,給出了3×3結(jié)構(gòu)元素灰度形態(tài)學(xué)濾波器的硬件結(jié)構(gòu),詳細描...
- 關(guān)鍵字： FPGA 濾波器 灰度形態(tài)學(xué)
基于FPGA的CAN總線通信接口的設(shè)計
- 為實現(xiàn)CAN總線與計算機的通信，便于CAN總線系統(tǒng)調(diào)試，提出一種基于FPGA的CAN總線轉(zhuǎn)換USB接口設(shè)計方案。利用USB總線與計算機通信，詳細論述了FPGA對SJA1000與CY7C68013A的具體控制過程以及CAN總線的通信實現(xiàn)。這種方法數(shù)據(jù)傳輸速率高，設(shè)計靈活，可擴展成多路總線的通信接口。目前已成功應(yīng)用于空間相機下住機系統(tǒng)的地面檢測設(shè)備中。
- 關(guān)鍵字： FPGA CAN 總線通信 接口的設(shè)計
2010年FPGA盤點：兩巨頭在28nm中采用新技術(shù)
- FPGA可以讓產(chǎn)品設(shè)計人員自由改寫邏輯。由于FPGA無需在寫入電路信息時使用掩模，因此與使用ASIC時相比，設(shè)備廠商可以大幅削減開發(fā)費用。日本國內(nèi)外設(shè)備廠商著眼于此，紛紛開始采用FPGA。 在此背景下，F(xiàn)PGA業(yè)界在2010年出現(xiàn)了許多采用28nm級制造工藝的新技術(shù)。打頭陣的是美國阿爾特拉(Altera)。該公司在2010年2月發(fā)布了28nm工藝FPGA產(chǎn)品中使用的最尖端核心技術(shù)。此次發(fā)布的新技術(shù)分別是“EmbeddedHardCopyBlocks”、“部分重
- 關(guān)鍵字： FPGA 28nm
fpga：quartusⅡ介紹
您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。 創(chuàng)建詞條
fpga：quartusⅡ電路
fpga：quartusⅡ相關(guān)帖子
fpga：quartusⅡ資料下載
fpga：quartusⅡ?qū)谖恼?/h2>
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473