<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          NI宣布NI FlexRIO產(chǎn)品線增加新成員

          •   美國國家儀器有限公司(National Instruments,簡稱NI)于2010年2月15 日宣布NI FlexRIO產(chǎn)品線增加新成員,新增支持PXI Express的NI FlexRIO FPGA模塊和新的基帶收發(fā)適配器模塊。這些新產(chǎn)品為高速信號處理和其他自動化測試測量應用提供了優(yōu)化的解決方案,同時也是業(yè)界第一個商業(yè)現(xiàn)成可用(COTS)的兼具NI LabVIEW FPGA技術(shù)靈活性與高速可重配置I/O的PXI/PXI Express系統(tǒng)解決方案。利用新的PXI Express連接性和Peer-t
          • 關(guān)鍵字: NI  FlexRIO  FPGA  基帶  

          直擴導航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設(shè)計與實現(xiàn)

          • 直擴導航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設(shè)計與實現(xiàn), 引言   擴頻接收機載波的同步包括捕獲和跟蹤兩個過程,載波捕獲即多普勒頻移的粗略估計通常包含在偽碼同步過程中,而精確的載波相位及多普勒頻移則通過FLL(鎖頻環(huán))和PLL(鎖相環(huán))跟蹤來實現(xiàn)。鎖頻環(huán)直接跟蹤載
          • 關(guān)鍵字: 設(shè)計  實現(xiàn)  FPGA  塔斯  系統(tǒng)  數(shù)字  導航  

          軟件無線電技術(shù)與可重配置計算體系結(jié)構(gòu)

          • 1.技術(shù)趨勢
              現(xiàn)代無線通信的主體是移動通信。參照ITU建議M1225,移動通信是在復雜多變的移動環(huán)境下工作的,因此必須考慮嚴重的時變和多徑傳播的影響。在現(xiàn)代無線通信系統(tǒng)中,特別是在碼分多址(CDMA)系統(tǒng)中,為了
          • 關(guān)鍵字: 計算  體系結(jié)構(gòu)  配置  技術(shù)  無線電  軟件  DSP  FPGA  

          基于FPGA設(shè)計DSP的實踐與改進

          • 當設(shè)計的系統(tǒng)需要對數(shù)字信號進行處理時,常采用通用 DSP(Digital Signal Process)處理器,這樣的設(shè)計方案通用性好,且還有各種較為成熟的 DSP算法可以參考。但是,這類方案通常是雙核設(shè)計,即采用通用控制器(MCU)加上通用 DSP處理器實現(xiàn),在實現(xiàn)系統(tǒng)時開發(fā)的復雜程度、難度都較大,也難以滿足定制特殊處理的需要。為了解決這些問題,人們開始尋求新的設(shè)計方案,基于通用處理器加上FPGA(大規(guī)模可編門陣列)的架構(gòu)方案逐漸成為主流,在新的方案中通用控制器完成控制和管理功能,專用的數(shù)字信號處理和組
          • 關(guān)鍵字: FPGA  DSP  實踐    

          用FPGA實現(xiàn)音頻采樣率的轉(zhuǎn)換

          • 如今,即使低成本FPGA也能提供遠遠大于DSP的計算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊,能以550MHz以上的時鐘速度處理信號。不過,直到現(xiàn)在,音頻信號處理中還很少需要用到這些功能。串行實現(xiàn)千
          • 關(guān)鍵字: FPGA  音頻  采樣率  轉(zhuǎn)換    

          多天線多載波的數(shù)字上下變頻的FPGA實現(xiàn)

          優(yōu)化FPGA功耗的設(shè)計技術(shù)

          • 無論從微觀到宏觀、從延長電池壽命到減少全球變暖的溫室效應等等,各種不同因素都在迅速推動系統(tǒng)設(shè)計人員關(guān)注節(jié)能問題。一項有關(guān)設(shè)計優(yōu)先考慮事項的最新調(diào)查指出,大部分工程師已把功耗排在首位,或者是將其緊跟在
          • 關(guān)鍵字: FPGA  功耗  設(shè)計技術(shù)    

          Altera 40-nm Arria II GX FPGA轉(zhuǎn)入量產(chǎn)

          •   Altera公司今天宣布,開始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對3-Gbps收發(fā)器應用,為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無線和固網(wǎng)市場等多種大批量應用目前廣泛采用了Arria II GX FPGA。   Arria II GX FPGA現(xiàn)在量產(chǎn)發(fā)售EP2AGX45和EP2AGX65,它們分別具有45K邏輯單元(LE)和65K LE。對于接入設(shè)備、遠程射頻前端、HD視頻攝像機和保密設(shè)備等低成本
          • 關(guān)鍵字: Altera  40納米  Arria  FPGA  

          賽靈思發(fā)布28納米FPGA平臺 推進可編程技術(shù)

          • 賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺。 據(jù)悉,目前過高的ASIC設(shè)計和制造成本、快速演化的相關(guān)標準、縮減物料清單以及對軟硬件可編程性的需求,與當前經(jīng)濟不景氣且員工數(shù)量減少的狀況相互交織,令當前的現(xiàn)實環(huán)境雪上加霜,迫使電子產(chǎn)品設(shè)計人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢的互相交織,視為可編程技術(shù)勢在必行的重要驅(qū)動因素。 同時,功耗管理及其對系統(tǒng)成本和性能的影響也是當前電子系統(tǒng)設(shè)計人員和制造商所首要關(guān)注的問題。隨著競爭日益激烈,盡力降低功耗
          • 關(guān)鍵字: Xilinx  FPGA  

          三星擴大和賽靈思合作28納米制程

          • 據(jù)韓聯(lián)社(Yonhap)報導,全球最大計算機存儲器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴大代工合作協(xié)議,進展至28奈米制程。 在雙方合作協(xié)議中,三星將于2011年起,以基于28奈米的高介電層/金屬閘(High-K Metal Gate;HKMG)制程技術(shù)制造可編程邏輯芯片(FPGA)裝置。  
          • 關(guān)鍵字: 三星電子  28納米  FPGA  

          基于FPGA實現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

          • 本文首先簡單的介紹了總線的發(fā)展,從而引出一種新型的串行點對點交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑,但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA,將DSP 的總線橋接到一個RapidIO IP 上,從而實現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
          • 關(guān)鍵字: RapidIO  網(wǎng)絡(luò)互聯(lián)  DSP  實現(xiàn)  FPGA  基于  RapidIO  

          賽靈思 28 納米技術(shù)及架構(gòu)發(fā)布背景

          •   賽靈思公司今天所發(fā)布的消息“賽靈思采用28 納米高性能、低功耗工藝加速平臺開發(fā),推進可編程勢在必行”凸顯了功耗在目前系統(tǒng)設(shè)計中所起的重要作用,也充分顯示了在賽靈思考慮將 28 納米工藝技術(shù)作為其新一代 FPGA 系列產(chǎn)品的技術(shù)選擇時, 功耗如何在一定程度上影響到了最終的決策。。   眾所周知,F(xiàn)PGA 在摩爾定律作用下不斷發(fā)展,每一代新產(chǎn)品的推出,都提高了系統(tǒng)功能,加強了計算能力。不過,也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發(fā)展,設(shè)計和構(gòu)建 FPGA 的工程
          • 關(guān)鍵字: Xilinx  28納米  FPGA  

          賽靈思宣布采用 28 納米工藝加速平臺開發(fā)

          •   全球可編程邏輯解決方案領(lǐng)導廠商賽靈思公司 (Xilinx Inc.? ) 今天宣布,為推進可編程勢在必行之必然趨勢,正對系統(tǒng)工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺。和前代產(chǎn)品相比, 全新的平臺功耗降低一半,而性能提高兩倍。通過選擇一個高性能低功耗的工藝技術(shù),一個覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴展的架構(gòu),以及創(chuàng)新的工具,賽靈思將最大限度地發(fā)揮 28 納米技術(shù)的價值, 為客戶提供具備 ASIC 級功能的 FPGA,以滿足其成本和功耗預算的需求。同時還能通過簡單的設(shè)計移植和 IP 再利用,
          • 關(guān)鍵字: Xilinx  28納米  FPGA  

          Altera Stratix IV FPGA繼續(xù)廣受全球媒體好評

          •   Altera公司今天宣布,40-nm Stratix® IV FPGA系列最近榮獲電子編輯媒體的多個獎項。Stratix IV系列因其在密度、性能和功耗上的優(yōu)勢,以及在前沿工藝技術(shù)上的領(lǐng)先地位獲得《電子技術(shù)應用》、中國電子報以及《VME和關(guān)鍵系統(tǒng)雜志》(VME and Critical Systems)的編輯的認可。Stratix IV FPGA器件自2008年12月開始發(fā)售起,已有10家電子行業(yè)媒體授予它12項產(chǎn)品和技術(shù)獎。最新的獎項包括: 《電子技術(shù)應用》雜志授予Strati
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          利用串行RapidIO實現(xiàn)FPGA協(xié)處理

          • 為了支持“三重播放”應用,人們對高速通信和超快速計算的需求日益增大,這向系統(tǒng)開發(fā)師、算法開發(fā)師和硬件工程師等人員提出了新的挑戰(zhàn),要求他們將各種標準、組件和聯(lián)網(wǎng)設(shè)備融合成一個整體
          • 關(guān)鍵字: FPGA  處理  實現(xiàn)  RapidIO  串行  利用  RapidIO  
          共6368條 328/425 |‹ « 326 327 328 329 330 331 332 333 334 335 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();