<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

采用中檔FPGA設(shè)計(jì)面向PCI Express系統(tǒng)的解決方案

本文將探討PCI標(biāo)準(zhǔn)的局限性，以及下一代PCI Express是如何以節(jié)約成本的方式得以實(shí)現(xiàn)的。
關(guān)鍵字： Express FPGA PCI 系統(tǒng)

FPGA的時(shí)鐘頻率同步原理研究與設(shè)計(jì)實(shí)現(xiàn)

引言網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì)，隨著高速加工技術(shù)的發(fā)展，對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度...
關(guān)鍵字： FPGA 時(shí)鐘頻率同步

基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)研究

引言PCB光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律，其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓，用譯碼電...
關(guān)鍵字： FPGA PCB測(cè)試機(jī)

出租車(chē)計(jì)價(jià)器的FPGA設(shè)計(jì)

O 引言
FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)是一種高密度可編程邏輯器件，它支持系統(tǒng)可編程，通過(guò)寫(xiě)入不同的配置數(shù)據(jù)就可以實(shí)現(xiàn)不同的邏輯功能。使用FPGA來(lái)設(shè)計(jì)電子系統(tǒng)，具有設(shè)計(jì)周期短
關(guān)鍵字： FPGA 出租車(chē)計(jì)價(jià)器

基于FPGA的高斯白噪聲發(fā)生器設(shè)計(jì)

0 引言
現(xiàn)代通訊電子設(shè)備的抗干擾測(cè)試已經(jīng)成為必須的測(cè)試項(xiàng)目，主要的干擾類(lèi)型為噪聲干擾。在通信信道測(cè)試和電子對(duì)抗領(lǐng)域里，噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號(hào)已經(jīng)成為一
關(guān)鍵字： FPGA 高斯白噪聲發(fā)生器

MPEG-2復(fù)用器PSI信息分析部分的FPGA實(shí)現(xiàn)

復(fù)用器是數(shù)字電視前端平臺(tái)的關(guān)鍵設(shè)備，它的主要功能是完成對(duì)輸入多路傳輸流(Transport Stream，TS)的復(fù)用工作，它的性能穩(wěn)定性直接影響前端平臺(tái)的運(yùn)行。而復(fù)用器對(duì)傳輸流中節(jié)目特殊信息(Program Spe-cial Info
關(guān)鍵字： MPEG FPGA PSI 復(fù)用器

基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法

基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法,1. 引言

對(duì)于需要大的片上存儲(chǔ)器的各種不同的應(yīng)用，F(xiàn)PGA 需要提供可重構(gòu)且可串聯(lián)的存儲(chǔ)器陣列。通過(guò)不同的配置選擇，嵌入式存儲(chǔ)器陣列可以被合并從而達(dá)到位寬或字深的擴(kuò)展并且可以作為單端口，雙端口
關(guān)鍵字： RAM 重構(gòu) 模塊設(shè)計(jì) 方法 FPGA 平臺(tái) 0.13 微米 CMOS 工藝

基于DSP的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)

關(guān)鍵字： DSP FPGA 調(diào)幅廣播信號(hào)檢測(cè)

基于FPGA的防盜定位追蹤系統(tǒng)

1 系統(tǒng)方案　　GSM(Global System for Mobile Communications)為全球移動(dòng)通訊系統(tǒng)，是一種起源于歐洲的移動(dòng)通信技術(shù)標(biāo)準(zhǔn)，其開(kāi)發(fā)目的是讓全球各地可以共同使用一個(gè)移動(dòng)電話(huà)網(wǎng)絡(luò)標(biāo)準(zhǔn)，讓用戶(hù)使用一部手機(jī)就能行遍全球
關(guān)鍵字： FPGA 防盜定位追蹤系統(tǒng)

基于FPGA的提取位同步時(shí)鐘DPLL設(shè)計(jì)

在數(shù)字通信系統(tǒng)中，同步技術(shù)是非常重要的，而位同步是最基本的同步。位同步時(shí)鐘信號(hào)不僅用于監(jiān)測(cè)輸入碼元信號(hào)，確保收發(fā)同步，而且在獲取幀同步及對(duì)接收的數(shù)字碼元進(jìn)行各種處理的過(guò)程中也為系統(tǒng)提供了一個(gè)基準(zhǔn)
關(guān)鍵字： FPGA DPLL 位同步時(shí)鐘

FPGA中SPI復(fù)用配置的編程方法

FPGA中SPI復(fù)用配置的編程方法, SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線(xiàn)，在芯片的引腳上只占用4根線(xiàn)，不僅節(jié)約了芯片的引腳，同時(shí)在PCB的布局上還節(jié)省空間。正是出于這種簡(jiǎn)單、易用的特性，
關(guān)鍵字：編程方法配置復(fù)用 SPI FPGA

FPGA的時(shí)鐘頻率同步設(shè)計(jì)

FPGA的時(shí)鐘頻率同步設(shè)計(jì),引言
網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì)，隨著高速加工技術(shù)的發(fā)展，對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m／min，同步運(yùn)行的電機(jī)之間1μs的時(shí)間同步誤差將
關(guān)鍵字：設(shè)計(jì) 同步頻率時(shí)鐘 FPGA

FPGA單芯片四核二乘二取二的安全系統(tǒng)

FPGA單芯片四核二乘二取二的安全系統(tǒng),引言
二乘二取二系統(tǒng)的兩套計(jì)算機(jī)系統(tǒng)各有兩個(gè)CPU，并且所有結(jié)構(gòu)和配件完全相同。兩套系統(tǒng)之間采取雙機(jī)熱備份，大幅提高了系統(tǒng)可靠性，在一些領(lǐng)域得到了廣泛應(yīng)用?；诙硕《蒎e(cuò)結(jié)構(gòu)的計(jì)算機(jī)聯(lián)鎖系統(tǒng)在國(guó)
關(guān)鍵字：系統(tǒng) 安全單芯片 FPGA

通過(guò)USB接口實(shí)現(xiàn)FPGA的SelectMap配置

1.引言
FPGA器件結(jié)合了 ASIC的高性能和微處理器的靈活，不僅擁有豐富的邏輯資源，而且可以進(jìn)行方便靈活的配置。主動(dòng)配置方式盡管配置速度快、實(shí)現(xiàn)簡(jiǎn)單，但并未發(fā)揮 FPGA配置靈活的特點(diǎn)，適合于 FPGA用作單一應(yīng)用的場(chǎng)
關(guān)鍵字： SelectMap FPGA USB 接口

一種基于FPGA的AGWN信號(hào)生成器的設(shè)計(jì)

在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過(guò)分析AG...
關(guān)鍵字： FPGA AGWN 信號(hào)生成器

共6386條 334/426 |‹ « 332 333 334 335 336 337 338 339 340 341 » ›|

fpga：quartusⅡ介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專(zhuān)業(yè)FPGA芯片分銷(xiāo)

fpga：quartusⅡ資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線(xiàn)設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

fpga：quartusⅡ?qū)谖恼?/h2>

熱門(mén)主題

FPGA：QuartusⅡ 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();