<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)?？堎|(zhì)版免費(fèi)索閱看這里來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來(lái)與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

借助物理綜合提高FPGA設(shè)計(jì)效能

借助物理綜合提高FPGA設(shè)計(jì)效能,隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求――需要在無(wú)線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過(guò)把兩種芯片功能合
關(guān)鍵字：設(shè)計(jì) 效能 FPGA 提高物理綜合借助

基于FPGA的SoftSerdes設(shè)計(jì)與實(shí)現(xiàn)

引言在高速源同步應(yīng)用中，時(shí)鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時(shí)鐘恢復(fù)方法是利用數(shù)字時(shí)鐘模塊(DCM、)產(chǎn)生的多相位時(shí)鐘對(duì)輸入的數(shù)據(jù)進(jìn)行過(guò)采樣。但是由于DCM的固有抖動(dòng)，在頻率很高時(shí)，利用DCM作為一種數(shù)據(jù)恢復(fù)的
關(guān)鍵字： SoftSerdes FPGA

基于高端FPGA的IC驗(yàn)證平臺(tái)的PI分析

1 引言
大多數(shù)非FPGA類型的、高密度IC(如CPU)對(duì)去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務(wù)而設(shè)計(jì)，所以其電源電流需求是固定的，僅在一定范圍內(nèi)有所波動(dòng)。然而，F(xiàn)PGA不具備這種
關(guān)鍵字： FPGA 分析

雷達(dá)視頻積累算法在FPGA上的實(shí)現(xiàn)

1 引言由于雷達(dá)所處的環(huán)境的復(fù)雜性，除了地物、云雨、鳥群等干擾外，還可能來(lái)自臨近的雷達(dá)異步干擾、電臺(tái)干擾等。所有的干擾，經(jīng)過(guò)接收機(jī)進(jìn)入信號(hào)處理機(jī)，雖然經(jīng)過(guò)了中頻信號(hào)的處理，但還可能有殘余。因
關(guān)鍵字： FPGA 雷達(dá)視頻積累算法

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用設(shè)計(jì)

0引言傳統(tǒng)氣體壓力測(cè)量?jī)x器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的，抗干擾的能力較差，并且通常被測(cè)對(duì)...
關(guān)鍵字： FPGA 智能壓力傳感器系統(tǒng)

基于FPGA的智能溫度采集控制器

摘要：溫度的監(jiān)測(cè)與控制，對(duì)于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計(jì)了基于數(shù)字化一線總線技術(shù)的智能溫度測(cè)控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個(gè)溫度采集控制器，用于傳感器和上位機(jī)的連接，并采用微軟公司的Visu
關(guān)鍵字：一線總線異步通訊 FPGA MSCOMM

采用FPGA和DSP直接控制硬盤實(shí)現(xiàn)存儲(chǔ)控制的方法

摘要介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲(chǔ)的方法，并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存，能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。關(guān)鍵詞 FPGA；DSP；硬盤；數(shù)據(jù)存儲(chǔ) 1　引言數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過(guò)程中
關(guān)鍵字： FPGA DSP 直接控制硬盤

利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開發(fā)和FPGA建模

隨著系統(tǒng)級(jí)芯片技術(shù)的出現(xiàn)，設(shè)計(jì)規(guī)模正變得越來(lái)越大，因而變得非常復(fù)雜，同時(shí)上市時(shí)間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計(jì)師開發(fā)新的方法學(xué)，用于復(fù)雜IP(硬件和軟件)以及復(fù)雜
關(guān)鍵字： SystemC FPGA TLM IP開發(fā)

基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計(jì)

為解決單片F(xiàn)PGA無(wú)法滿足復(fù)雜SoC原型驗(yàn)證所需邏輯資源的問(wèn)題，設(shè)計(jì)了一種可層疊組合式超大規(guī)模SoC驗(yàn)證系統(tǒng)。該系統(tǒng)采用了模塊化設(shè)計(jì)，通過(guò)互補(bǔ)連接器和JTAG控制電路，支持最多5個(gè)原型模塊的層疊組合,最多可提供2 500萬(wàn)門邏輯資源。經(jīng)本系統(tǒng)驗(yàn)證的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片(BHDTMBT1006)已成功流片。
關(guān)鍵字： FPGA SoC 層疊組合式

對(duì)FPGA中SPI復(fù)用配置的編程方法的研究

SPI(SerialPeripheralInteRFace，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上...
關(guān)鍵字： FPGA SPI 復(fù)用配置存儲(chǔ)器

用FPGA動(dòng)態(tài)探頭與數(shù)字VSA對(duì)DSP設(shè)計(jì)實(shí)時(shí)分析

用FPGA動(dòng)態(tài)探頭與數(shù)字VSA對(duì)DSP設(shè)計(jì)實(shí)時(shí)分析,　　隨著 FPGA 在數(shù)字通信設(shè)計(jì)領(lǐng)域（蜂窩基站、衛(wèi)星通信和雷達(dá)）的高性能信號(hào)處理電路中成為可行的選擇,分析和調(diào)試工具必須包括能幫助您在最短時(shí)間內(nèi)得到電路最佳性能的新技術(shù)?！　‰m然現(xiàn)在已經(jīng)有多種連接仿真與射頻
關(guān)鍵字：設(shè)計(jì) 實(shí)時(shí) 分析 DSP VSA 動(dòng)態(tài) 探頭數(shù)字 FPGA

一種出租車計(jì)價(jià)器的FPGA設(shè)計(jì)方案及應(yīng)用

O引言FPGA(FieldProgrammableGateArray，現(xiàn)場(chǎng)可編程門陣列)是一種高密度可編程邏輯器件，它支持...
關(guān)鍵字： FPGA Max+Plus 出租車計(jì)價(jià)器

采用中檔FPGA設(shè)計(jì)面向PCI Express系統(tǒng)的解決方案

本文將探討PCI標(biāo)準(zhǔn)的局限性，以及下一代PCI Express是如何以節(jié)約成本的方式得以實(shí)現(xiàn)的。
關(guān)鍵字： Express FPGA PCI 系統(tǒng)

FPGA的時(shí)鐘頻率同步原理研究與設(shè)計(jì)實(shí)現(xiàn)

引言網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì)，隨著高速加工技術(shù)的發(fā)展，對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度...
關(guān)鍵字： FPGA 時(shí)鐘頻率同步

基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)研究

引言PCB光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律，其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓，用譯碼電...
關(guān)鍵字： FPGA PCB測(cè)試機(jī)

共6368條 332/425 |‹ « 330 331 332 333 334 335 336 337 338 339 » ›|

fpga：quartusⅡ介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga：quartusⅡ資料下載

萊迪思CertusPro-NX 高級(jí)通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺處理的FPGA

fpga：quartusⅡ?qū)谖恼?/h2>

熱門主題

FPGA：QuartusⅡ 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();