<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga:quartusⅡ

          采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

          • 引言在全球競(jìng)爭(zhēng)和經(jīng)濟(jì)因素環(huán)境下,當(dāng)今高技術(shù)產(chǎn)品利潤(rùn)和銷(xiāo)售在不斷下滑,工程設(shè)計(jì)團(tuán)隊(duì)在向市場(chǎng)推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn):利用最新的技術(shù)和功能開(kāi)發(fā)全新的產(chǎn)品,或者采
          • 關(guān)鍵字: FPGA  功耗  系統(tǒng)    

          充分發(fā)揮FPGA浮點(diǎn)IP內(nèi)核的優(yōu)勢(shì)

          • 最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源,大大簡(jiǎn)化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且,與數(shù)字信號(hào)處理器不同, FPGA能夠支持浮點(diǎn)和定點(diǎn)混合工作的 DSP數(shù)據(jù)通路,實(shí)現(xiàn)的性能超過(guò)了 100 GFLOPS。在所有信
          • 關(guān)鍵字: FPGA  浮點(diǎn)  IP內(nèi)核    

          基于FPGA的二次群分接器的結(jié)構(gòu)分析及實(shí)現(xiàn)

          • 1.引言為了提高傳輸速率,擴(kuò)大通信容量,減少信道數(shù)量,通常把多路信號(hào)復(fù)用成一路信號(hào)進(jìn)行傳輸。在多種復(fù)...
          • 關(guān)鍵字: FPGA  二次群分接器  實(shí)現(xiàn)  應(yīng)用  

          基于FPGA的2M誤碼測(cè)試儀設(shè)計(jì)

          • 0 引言
            無(wú)論是何種通信新業(yè)務(wù)的推出和運(yùn)營(yíng),都離不開(kāi)強(qiáng)力有效且高可靠的傳輸系統(tǒng)。隨之而帶來(lái)的問(wèn)題就是如何對(duì)系統(tǒng)的傳輸質(zhì)量進(jìn)行測(cè)量和保證。
            誤碼測(cè)試儀是一種能夠測(cè)量和保證傳輸質(zhì)量的智能化儀器,該
          • 關(guān)鍵字: FPGA  2M誤碼  試儀設(shè)計(jì)    

          基于FPGA的PCI總線接口硬件調(diào)試策略

          • 0 引言
            在FPGA的設(shè)計(jì)流程中,完成設(shè)計(jì)輸入以及成功綜合、布局布線,只能說(shuō)明設(shè)計(jì)符合一定的語(yǔ)法規(guī)范,而并不能保證其滿足設(shè)計(jì)人員對(duì)功能的要求,因而需要通過(guò)仿真對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。仿真驗(yàn)證的目的是為了發(fā)現(xiàn)設(shè)
          • 關(guān)鍵字: FPGA  PCI  總線接口  硬件調(diào)試    

          FPGA與ADSP TS201的總線接口設(shè)計(jì)

          • 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中,信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì),DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛。ADI公司的
          • 關(guān)鍵字: FPGA  ADSP  201  TS    

          Altera Stratix IVFPGA助推XDI dbX分析平臺(tái)

          •   Altera公司今天宣布,XtremeData有限公司下一代dbX系列數(shù)據(jù)庫(kù)平臺(tái)設(shè)計(jì)采用了高性能Stratix® IV FPGA,該系列專(zhuān)門(mén)用于對(duì)大型數(shù)據(jù)庫(kù)進(jìn)行全面分析和研究。   dbX是含有分析系統(tǒng)所有組件的全集成平臺(tái),包括,存儲(chǔ)、計(jì)算、互聯(lián)網(wǎng)絡(luò)和數(shù)據(jù)庫(kù)引擎等。專(zhuān)利XtremeData計(jì)算模塊采用了含有Stratix IV FPGA的SQL-in-Silicon硬件加速器。具有在系統(tǒng)可編程能力的Stratix IV FPGA為定制處理引擎實(shí)現(xiàn)提供了通用平臺(tái)。   XtremeData在
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          基于FPGA的機(jī)械振動(dòng)臺(tái)自動(dòng)定中系統(tǒng)

          • 0 引言
            在力學(xué)環(huán)境試驗(yàn)中,振動(dòng)試驗(yàn)應(yīng)用最為廣泛,尤其是國(guó)防科技應(yīng)用中的火藥裝填,即通過(guò)一定的振級(jí)和時(shí)間將火藥填實(shí),其工作過(guò)程為將火藥罐體固定于機(jī)械振動(dòng)臺(tái)上,然后設(shè)定相應(yīng)的振動(dòng)頻率及振動(dòng)幅度,當(dāng)?shù)?/li>
          • 關(guān)鍵字: FPGA  機(jī)械振動(dòng)臺(tái)  自動(dòng)  系統(tǒng)    

          基于FPGA的多通道HDLC收發(fā)電路設(shè)計(jì)

          • HDLC(High Level Date Link Control)協(xié)議是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一,它是面向比特的高級(jí)數(shù)據(jù)鏈路控制規(guī)程,具有差錯(cuò)檢測(cè)功能強(qiáng)大、高效和同步傳輸?shù)奶攸c(diǎn)。目前市場(chǎng)上有很多專(zhuān)用的HDLC芯片,但這些芯片大
          • 關(guān)鍵字: FPGA  HDLC  多通道  電路設(shè)計(jì)    

          基于DSP和FPGA的三相異步電機(jī)矢量伺服系統(tǒng)

          • 本文所研究的交流伺服系統(tǒng),充分利用DSP和FPGA的外圍電路和控制接口,簡(jiǎn)化了硬件設(shè)計(jì),同時(shí)在軟件設(shè)計(jì)中采用模塊化方法方便復(fù)雜程序的編寫(xiě)。實(shí)驗(yàn)結(jié)果顯示該系統(tǒng)具有良好的控制性能。隨著工業(yè)生產(chǎn)中不斷增長(zhǎng)的高精度、高可靠性的需求,交流伺服系統(tǒng)的應(yīng)用將越來(lái)越廣泛。
          • 關(guān)鍵字: FPGA  DSP  三相異步電機(jī)  矢量    

          采用FPGA的SOPC技術(shù)研究了傳感器非線性軟件校正的

          • 0 引 言 現(xiàn)代測(cè)量系統(tǒng)中,傳感器的工作性能直接影響整個(gè)系統(tǒng)。由于受外界因素的影響,傳感器大多具有非線性特性,致使測(cè)量?jī)x表或系統(tǒng)的輸入與輸出之間不能保證很好的線性關(guān)系。除了采取硬件補(bǔ)償電路外,對(duì)于軟件補(bǔ)
          • 關(guān)鍵字: FPGA  SOPC  技術(shù)研究  傳感器    

          基于TMS320C6713和FPGA的數(shù)字電源控制模塊設(shè)計(jì)

          • 1、引言 重離子加速器冷卻儲(chǔ)存環(huán)(HIRFL―CSR)是國(guó)家“九五”期間重點(diǎn)工程,主要是由主環(huán)CSRm和實(shí)驗(yàn)環(huán)CSRe組成,可以實(shí)現(xiàn)對(duì)重離子的同步加速、冷卻和儲(chǔ)存。磁鐵與電源組成加速器的磁場(chǎng)系統(tǒng),用來(lái)產(chǎn)生約束磁場(chǎng)。
          • 關(guān)鍵字: C6713  320C  6713  FPGA    

          基于EP2SGX系列FPGA的PCI接口設(shè)計(jì)

          • 0 引 言
            在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中,傳統(tǒng)的ISA、EISA等總線已逐漸無(wú)法適應(yīng)高速數(shù)據(jù)傳輸?shù)囊?。而PCI局部總線以其高性能、低成本、使用方便和適應(yīng)性等優(yōu)點(diǎn)成為大多數(shù)系統(tǒng)的主流總線。其中常用的
          • 關(guān)鍵字: EP2SGX  FPGA  PCI  接口設(shè)計(jì)    

          即時(shí)原型設(shè)計(jì)

          •   日前,Altium 宣布為其最新 NanoBoard 3000 FPGA 開(kāi)發(fā)板添加即時(shí)部署選項(xiàng)。設(shè)計(jì)人員將無(wú)需創(chuàng)建定制的 PCB,便可使 FPGA 設(shè)計(jì)直接從概念創(chuàng)建過(guò)程進(jìn)入部署實(shí)施階段。   在不到?jīng)_泡并品嘗一杯咖啡的時(shí)間內(nèi),使用部署選項(xiàng)便可幫您完成工作,設(shè)計(jì)人員只需將 NanoBoard 3000 放入 Altium 自主設(shè)計(jì)的各種新型外殼中即可。   使用它們的模塊化結(jié)構(gòu),設(shè)計(jì)人員可以使用如下眾多方式快速部署放置于 NanoBoard 3000中的基于 FPGA 芯片的設(shè)計(jì)方案,例如放在桌
          • 關(guān)鍵字: Altium  NanoBoard  FPGA   

          便攜式產(chǎn)品具有低功耗意識(shí)的FPGA設(shè)計(jì)方法

          • ILGOO系列低功耗FPGA產(chǎn)品Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品,是在便攜式產(chǎn)品設(shè)計(jì)中替代ASIC...
          • 關(guān)鍵字: 便攜式產(chǎn)品  CPLD  低功耗  FPGA  ILGOO  
          共6386條 338/426 |‹ « 336 337 338 339 340 341 342 343 344 345 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();