<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)專(zhuān)刊紙質(zhì)版免費(fèi)索閱看這里來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開(kāi)關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車(chē)載ECU集成？來(lái)與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga-nios

fpga-nios 文章進(jìn)入fpga-nios技術(shù)社區(qū)

FPGA/CPLD常用的四種設(shè)計(jì)方法

FPGA/CPLD常用的四種設(shè)計(jì)方法,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話(huà)題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線(xiàn)操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日
關(guān)鍵字：方法設(shè)計(jì) 常用 FPGA/CPLD

基于FPGA的虛擬測(cè)試系統(tǒng)實(shí)現(xiàn)

1 引言傳統(tǒng)測(cè)試測(cè)量?jī)x存在價(jià)格昂貴、體積龐大、數(shù)據(jù)傳輸速率低、存儲(chǔ)顯示困難等問(wèn)題，本文選用FPGA實(shí)現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機(jī)，結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測(cè)試系統(tǒng)具有較強(qiáng)的競(jìng)爭(zhēng)力
關(guān)鍵字： FPGA 虛擬測(cè)試系統(tǒng)

采用FPGA開(kāi)發(fā)真正符合需求的系統(tǒng)

采用FPGA開(kāi)發(fā)真正符合需求的系統(tǒng),要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡(jiǎn)單，因?yàn)檫@樣就能將材料成本、部件庫(kù)存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果
關(guān)鍵字：需求系統(tǒng) 符合真正 FPGA 開(kāi)發(fā) 采用

中頻軟件無(wú)線(xiàn)電系統(tǒng)的FPGA實(shí)現(xiàn)方案

一、引言現(xiàn)代通信技術(shù)、微電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，促進(jìn)了無(wú)線(xiàn)通信技術(shù)從數(shù)字化走向軟件化。軟件無(wú)線(xiàn)電的出現(xiàn)掀起了無(wú)線(xiàn)通信技術(shù)的又一次革命，它已經(jīng)成為目前通信領(lǐng)域中最為重要的研究方向之一
關(guān)鍵字： FPGA 軟件無(wú)線(xiàn)電系統(tǒng) 實(shí)現(xiàn)方案

HDTV接收機(jī)呂Viterbi譯碼器的FPGA實(shí)現(xiàn)

高清晰度數(shù)字電視（HDTV）技術(shù)是當(dāng)今世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個(gè)國(guó)的科技綜合實(shí)力，蘊(yùn)藏著巨大的市場(chǎng)潛力。數(shù)字電視地面廣播編碼正交頻分復(fù)用（CMOFDM）傳輸系統(tǒng)以其較強(qiáng)的抗多
關(guān)鍵字： Viterbi HDTV FPGA 接收機(jī)

基于Nios II及GPS/GSM的汽車(chē)狀態(tài)監(jiān)控系統(tǒng)設(shè)計(jì)

引言:基于SoPC的汽車(chē)安全監(jiān)控系統(tǒng)采用Altera公司最新的SoPC(可編程片上系統(tǒng))解決方案——Nios處理器軟核為核心，配合GPS和GSM系統(tǒng)，對(duì)汽車(chē)的停放和運(yùn)行狀態(tài)進(jìn)行監(jiān)控。系統(tǒng)監(jiān)測(cè)、記錄和儲(chǔ)存汽車(chē)在行駛過(guò)程
關(guān)鍵字： Nios GPS GSM 汽車(chē)

FPGA與PCB板焊接連接問(wèn)題分析

問(wèn)題描述：　　81%的電子系統(tǒng)中在使用FPGA，包括很多商用產(chǎn)品和國(guó)防產(chǎn)品，并且多數(shù)FPGA使用的是BGA封裝形式。BGA封裝形式的特點(diǎn)是焊接球小和焊接球的直徑小。當(dāng)FGPA被焊在PCB板上時(shí)，容易造成焊接連接失效。焊接連接
關(guān)鍵字： FPGA PCB 焊接分析

基于FPGA+DSP架構(gòu)的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)

開(kāi)關(guān)電源已普遍運(yùn)用在當(dāng)前的各類(lèi)電子設(shè)備上,其單位功率密度也在不斷地提高.高功率密度的定義從1991年的25w/...
關(guān)鍵字： FPGA DSP架構(gòu) 高速通信

基于FPGA+MCU的大型LED顯示屏系統(tǒng)設(shè)計(jì)

傳統(tǒng)的大型LED顯示屏系統(tǒng)以單片機(jī)MCU、ARM 或PLD為核心控制芯片，以FPGA為核心的led顯示屏控制系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)起來(lái)比較復(fù)雜，并且需要以高性能的FPGA芯片作為基礎(chǔ)，而以微處理器為核心的LED顯示屏控制系統(tǒng)不夠靈活，在改
關(guān)鍵字：顯示屏系統(tǒng) 設(shè)計(jì) LED 大型 FPGA MCU 基于

LTC2207在ARM與FPGA控制下的采集應(yīng)用

摘要：參考數(shù)字式超低頻寬帶頻率特性測(cè)試儀中的相關(guān)技術(shù)指標(biāo)，采用了凌力爾特公司的LTC2207芯片對(duì)數(shù)據(jù)進(jìn)行采集。本文描述了LTC2207芯片的功能特性、時(shí)序控制方式和基本工作原理，在S3C2440和EP3C25處理器的控制下實(shí)現(xiàn)
關(guān)鍵字： 2207 FPGA LTC ARM

基于FPGA的乒乓球游戲的設(shè)計(jì)與實(shí)現(xiàn)

0引言FPGA(FieldProgrammableGateArray)，現(xiàn)場(chǎng)可編程門(mén)陣列。它是繼PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的成果。它作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路，既解決了定制電路的不足，又克服了原有可
關(guān)鍵字： FPGA

基于FPGA的SDX總線(xiàn)與Wishbone總線(xiàn)接口設(shè)計(jì)

摘要針對(duì)機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語(yǔ)言Verilog HDL設(shè)計(jì)的SDX總線(xiàn)與Wishbo ne總線(xiàn)接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)Modelsim進(jìn)行功能仿真，在QuartusⅡ軟件平臺(tái)上綜
關(guān)鍵字： Wishbone FPGA SDX 總線(xiàn)

Altera首次演示FPGA與100Gbps光模塊的互操作性

　　Altera公司(NASDAQ:ALTR)今天宣布，使用28-nm Stratix? V GT FPGA成功演示了與100-Gbps光模塊的互操作性，從而支持實(shí)現(xiàn)下一代100-Gbps網(wǎng)絡(luò)。這是業(yè)界第一次演示FPGA與100-Gbps光模塊的互操作性，表明了Altera?致力于幫助系統(tǒng)工程師和生產(chǎn)商開(kāi)發(fā)高密度、低功耗光網(wǎng)絡(luò)。在發(fā)布今天的新聞之前，Altera還于2011年9月宣布，Gennum和Altera為下一代100Gb/s網(wǎng)絡(luò)演示了4x25Gb/s IC。這些解決方案相結(jié)合，增強(qiáng)
關(guān)鍵字： Altera FPGA

采用ARM/FPGA主從處理器的嵌入式采集系統(tǒng)設(shè)計(jì)

隨著人們對(duì)高空的興趣發(fā)展和研究需要，越來(lái)越多的科學(xué)實(shí)驗(yàn)被科研人員搬到了空中進(jìn)行，氣球探空和無(wú)人機(jī)實(shí)驗(yàn)是比較典型的方法。這些科學(xué)實(shí)驗(yàn)往往需要在一定的實(shí)驗(yàn)條件到達(dá)時(shí)觸發(fā)某特定實(shí)驗(yàn)現(xiàn)象，從而對(duì)發(fā)生時(shí)間非常短
關(guān)鍵字： FPGA ARM 主從處理器嵌入式

基于EDMA的FPGA與DSP圖像傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn)

摘要設(shè)計(jì)了在FPGA與DSP之間進(jìn)行圖像數(shù)據(jù)傳輸?shù)挠布Y(jié)構(gòu)，介紹了EDMA的工作原理、傳輸參數(shù)配置和EDMA的傳輸流程。在開(kāi)發(fā)的實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)了這一傳輸過(guò)程。借助TI公司的DSP調(diào)試平臺(tái)CCS把接收到的圖像數(shù)據(jù)恢復(fù)成圖像，
關(guān)鍵字： EDMA FPGA DSP 圖像傳輸

共6475條 238/432 |‹ « 236 237 238 239 240 241 242 243 244 245 » ›|

fpga-nios介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。創(chuàng)建詞條

fpga-nios電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga-nios相關(guān)帖子

RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專(zhuān)業(yè)FPGA芯片分銷(xiāo)
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga-nios資料下載

萊迪思CertusPro-NX 高級(jí)通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺(jué)處理的FPGA

fpga-nios專(zhuān)欄文章

熱門(mén)主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();