<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fpga-nios

          基于FPGA NiosII的MPEG-4視頻播放器

          • 引 言多媒體技術(shù)實(shí)用化的關(guān)鍵技術(shù)之一,就是解決視頻、音頻數(shù)字化以后數(shù)據(jù)量大,與數(shù)字存儲(chǔ)媒體、通信網(wǎng)容量小的矛盾,其解決途徑就是壓縮。為了支持低比特率視頻傳輸業(yè)務(wù),MPEG(Moving Picture Expert5 Group)推出了
          • 關(guān)鍵字: NiosII  FPGA  MPEG  視頻播放器    

          基于單片機(jī)的CPLD/FPGA被動(dòng)串行下載配置的實(shí)現(xiàn)

          • 1引言隨著電子技術(shù)的發(fā)展,當(dāng)前數(shù)字系統(tǒng)的設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動(dòng)該潮流迅猛發(fā)展的引擎就是日趨進(jìn)步和完善的高密度現(xiàn)場(chǎng)可編程邏輯器件設(shè)計(jì)技術(shù)。高密度現(xiàn)場(chǎng)可編程邏輯器件(CPLD/
          • 關(guān)鍵字: CPLD  FPGA  單片機(jī)  被動(dòng)    

          基于VC++的FPGA重配置方案設(shè)計(jì)

          • 基于VC++的FPGA重配置方案設(shè)計(jì),采用VC++程序的FPGA重配置設(shè)計(jì)方案利用現(xiàn)場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn),通過重新下載存儲(chǔ)于存儲(chǔ)器的不同系統(tǒng)數(shù)據(jù),從而實(shí)現(xiàn)不同的芯片邏輯功能,可以在很大程度上提高資源利用率。原始配置FPGA的方法是
          • 關(guān)鍵字: 方案設(shè)計(jì)  配置  FPGA  VC  基于  

          基于NIOS II的SOPC存儲(chǔ)器型外設(shè)接口的設(shè)計(jì)

          • 基于NIOS II的SOPC存儲(chǔ)器型外設(shè)接口的設(shè)計(jì),0 引言

            隨著微電子設(shè)計(jì)技術(shù)與工藝的發(fā)展,數(shù)字集成電路由最初的電子管、晶體管逐步發(fā)展成專用集成電路(ASIC,Application Specific IntegratedCircuit),同時(shí)可編程邏輯器件也取得了長足進(jìn)步。

            如今,可完成超
          • 關(guān)鍵字: 外設(shè)  接口  設(shè)計(jì)  存儲(chǔ)器  SOPC  NIOS  II  基于  

          基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)

          • 基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn),引言   現(xiàn)代集成電路芯片中,隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大.一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來的一個(gè)問題就是,如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問題的一種簡便、快捷的解
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  FIFO  異步  FPGA  高速  基于  

          FPGA上同步開關(guān)噪聲的分析與解決方法介紹

          • FPGA上同步開關(guān)噪聲的分析與解決方法介紹,概述   隨著半導(dǎo)體技術(shù)的快速發(fā)展,近年來FPGA 的器件容量和輸入輸出的管腳數(shù)量都極大的增加了,例如StratixIV 器件,最大的一款EP4SE680 擁有68.11 萬個(gè)邏輯單元和1104個(gè)輸入輸出管腳。大量的輸出管腳在同一時(shí)刻翻
          • 關(guān)鍵字: 解決  方法  介紹  分析  噪聲  同步  開關(guān)  FPGA  

          基于FPGA的雙口RAM實(shí)現(xiàn)及應(yīng)用

          • 基于FPGA的雙口RAM實(shí)現(xiàn)及應(yīng)用,摘要:為了在高速采集時(shí)不丟失數(shù)據(jù),在數(shù)據(jù)采集系統(tǒng)和CPU之間設(shè)置一個(gè)數(shù)據(jù)暫存區(qū)。介紹雙口RAM的存儲(chǔ)原理及其在數(shù)字系統(tǒng)中的應(yīng)用。采用FPGA技術(shù)構(gòu)造雙口RAM,實(shí)現(xiàn)高速信號(hào)采集系統(tǒng)中的海量數(shù)據(jù)存儲(chǔ)和時(shí)鐘匹配。功能仿
          • 關(guān)鍵字: 實(shí)現(xiàn)  應(yīng)用  RAM  雙口  FPGA  基于  

          基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計(jì)

          • 基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計(jì),實(shí)時(shí)操作系統(tǒng)RTOS(Real Time Operating System)由于具有調(diào)度的實(shí)時(shí)性、響應(yīng)時(shí)間的可確定性、系統(tǒng)高度的可靠性等特點(diǎn),被越來越多地應(yīng)用在嵌入式系統(tǒng)中,如:航空航天、工業(yè)控制、汽車電子和核電站建設(shè)等眾多領(lǐng)域。傳
          • 關(guān)鍵字: 硬件  設(shè)計(jì)  管理  任務(wù)  FPGA  C/OS-II  基于  

          基于FPGA機(jī)載實(shí)時(shí)視頻圖形處理系統(tǒng)的設(shè)計(jì)

          • 摘要 給出了某機(jī)載實(shí)時(shí)視頻圖形處理系統(tǒng)的硬件電路設(shè)計(jì)方案,以XC5VFX70T FPGA作為核心處理器,實(shí)現(xiàn)了對(duì)DVI及PAL等多種格式視頻信號(hào)的解碼、實(shí)時(shí)處理以及輸出。系統(tǒng)電路設(shè)計(jì)簡潔,具有較強(qiáng)的靈活性和擴(kuò)展性。文中介紹
          • 關(guān)鍵字: FPGA  機(jī)載  實(shí)時(shí)視頻  圖形處理系統(tǒng)    

          FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容

          • FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容,不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師,甚或擁有所有這些頭銜,只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA,你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵
          • 關(guān)鍵字: 內(nèi)容  注意  需要  設(shè)計(jì)  FPGA  

          基于ARM9和Linux的FPGA驅(qū)動(dòng)設(shè)計(jì)

          • 基于ARM9和Linux的FPGA驅(qū)動(dòng)設(shè)計(jì),0 引言Linux操作系統(tǒng)的全稱是GNU/Linux,它是由GNU工程和Linux內(nèi)核兩個(gè)部分共同組成的一個(gè)操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的,可以有效保護(hù)學(xué)習(xí)成果,因而在嵌入式領(lǐng)域得到了廣泛的應(yīng)用。FPGA是英文Fie
          • 關(guān)鍵字: 驅(qū)動(dòng)  設(shè)計(jì)  FPGA  Linux  ARM9  基于  

          利用EP1C6Q240C8處理器的LCD滾屏設(shè)計(jì)

          • 利用EP1C6Q240C8處理器的LCD滾屏設(shè)計(jì),摘要:NIOSII嵌入式處理器以其設(shè)計(jì)靈活在嵌入式領(lǐng)域中得到廣泛應(yīng)用。文章以T6963C控制的240times;128 LCD液晶顯示屏模塊闡述了一種基于EP1C6Q240C8處理器的液晶顯示屏的滾屏顯示的軟硬件控制方法,并給出硬件原理圖
          • 關(guān)鍵字: 設(shè)計(jì)  FPGA  LCD  處理器  EP1C6Q240C8  利用  

          基于FPGA和Verilog的液晶顯示控制器設(shè)計(jì)

          • 液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點(diǎn),在移動(dòng)通信終端、便攜計(jì)算機(jī)、GPS衛(wèi)星定位系統(tǒng)等領(lǐng)域有廣泛用途,成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅(qū)動(dòng)電路的核心部件通常由集成電路
          • 關(guān)鍵字: 控制器  設(shè)計(jì)  液晶顯示  Verilog  FPGA  基于  

          用matlab來實(shí)現(xiàn)fpga功能的設(shè)計(jì)

          • 近年來,在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理領(lǐng)域,F(xiàn)PGA已經(jīng)成為高性能數(shù)字信號(hào)處理系統(tǒng)的關(guān)鍵元件。FPGA的邏輯結(jié)構(gòu)不僅包括查找表、寄存器、多路復(fù)用器、存儲(chǔ)器,而且還有快速加法器、乘法器和I/O處理專用電路。FP
          • 關(guān)鍵字: matlab  fpga    

          基于DSP與FPGA的四軸運(yùn)動(dòng)控制器設(shè)計(jì)與研究

          • 摘要:針對(duì)數(shù)控系統(tǒng)的工作特點(diǎn)和要求,通過對(duì)DSP TMS320F2812、FPGA EP2C8F256C6及以太網(wǎng)控刺器RTL8019AS的深入研究,設(shè)計(jì)了一種基于DSP與FPGA的運(yùn)動(dòng)控制器。該控制器以DSP和FPGA為核心器件,針對(duì)運(yùn)動(dòng)控制中的實(shí)時(shí)控
          • 關(guān)鍵字: FPGA  DSP  四軸  運(yùn)動(dòng)控制器    
          共6475條 240/432 |‹ « 238 239 240 241 242 243 244 245 246 247 » ›|

          fpga-nios介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();