<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fpga-nios

          基于FPGA高速并行采樣技術(shù)的研究

          • 摘要:介紹一種基于四通道ADC的高速交錯(cuò)采樣設(shè)計(jì)方法以及在FPGA平臺(tái)上的實(shí)現(xiàn)。著重闡述四通道高速采樣時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)、高速數(shù)據(jù)的同步接收以及采樣數(shù)據(jù)的校正算法。實(shí)驗(yàn)及仿真結(jié)果表明,同步數(shù)據(jù)采集的結(jié)構(gòu)設(shè)計(jì)和預(yù)
          • 關(guān)鍵字: FPGA  高速并行  采樣技術(shù)    

          基于FPGA的三模冗余容錯(cuò)技術(shù)研究

          • 摘要:基于SRAM的FPGA對(duì)于空間粒子輻射非常敏感,很容易產(chǎn)生軟故障,所以對(duì)基于FPGA的電子系統(tǒng)采取容錯(cuò)措施以防止此類故障的出現(xiàn)是非常重要的。三模冗余(TMR)方法以其實(shí)現(xiàn)的簡(jiǎn)單性和效果的可靠性而被廣泛用于對(duì)單粒子
          • 關(guān)鍵字: FPGA  三模冗余  容錯(cuò)  技術(shù)研究    

          萊迪思和HELION TECHNOLOGY發(fā)布了適用于LatticeECP3 FPGA系列的壓縮和加密IP核

          •   萊迪思半導(dǎo)體公司和Helion Technology今日宣布一系列適用于LatticeECP3 FPGA系列的壓縮和加密的IP核現(xiàn)已上市。該系列具有有效載荷壓縮系統(tǒng)核,提高了有限信道帶寬的利用率,因此非常適合微波回程應(yīng)用、寬帶無線接入適用于802.16e(WiMAX)以及潛在的其他多鏈路多輸入-多輸出(MIMO)應(yīng)用中的使用。在LatticeECP3器件中,IP核可以從500Mbps無縫擴(kuò)展至超過3Gbps,并可用于典型的網(wǎng)絡(luò)應(yīng)用中的第2層或第3層。IP核采用了非常強(qiáng)大和成熟的LZRW無損壓縮算法,它
          • 關(guān)鍵字: 萊迪思  FPGA  

          Altera、Apical和AltaSens聯(lián)合發(fā)布HD寬動(dòng)態(tài)范圍視頻監(jiān)控芯片組

          •   延續(xù)其在高清晰(HD)寬動(dòng)態(tài)范圍(WDR)監(jiān)控?cái)z像機(jī)解決方案上的領(lǐng)先優(yōu)勢(shì),Altera公司、Apical有限公司(UK)以及AltaSens有限公司今天宣布,開始提供業(yè)界第一款HD WDR視頻監(jiān)控芯片組。這一獨(dú)特的芯片組結(jié)合了Altera Cyclone® IV E FPGA和安全芯片,支持Apical的HD WDR全圖像信號(hào)處理(ISP)流水線IP和AltaSens的1080p60 A3372E3-4T圖像傳感器。這一獨(dú)特的解決方案能夠方便的使用Apical IP,降低了用戶在全傳感器處理解
          • 關(guān)鍵字: Altera  視頻監(jiān)控  FPGA  

          基于FPGA的DES、3DES硬件加密技術(shù)

          • 基于FPGA的DES、3DES硬件加密技術(shù),傳統(tǒng)的加密工作是通過在主機(jī)上運(yùn)行加密軟件實(shí)現(xiàn)的。這種方法除占用主機(jī)資源外,運(yùn)算速度較慢,安全性也較差。而硬件加密是通過專用加密芯片、FPGA芯片或獨(dú)立的處理芯片等實(shí)現(xiàn)密碼運(yùn)算。相對(duì)于軟件加密,硬件加密具有
          • 關(guān)鍵字: 加密  技術(shù)  硬件  3DES  FPGA  DES  基于  

          一種密鑰可配置的DES加密算法的FPGA

          基于FPGA的ARINC429通信協(xié)議設(shè)計(jì)實(shí)現(xiàn)

          • 摘要:介紹了在FPGA上利用SoPC技術(shù)設(shè)計(jì)實(shí)現(xiàn)某機(jī)載數(shù)據(jù)傳榆設(shè)備與機(jī)載專用計(jì)算機(jī)進(jìn)行通信的ARINC429通信協(xié)議,實(shí)現(xiàn)了對(duì)ARINC429數(shù)據(jù)的一發(fā)一收。該系統(tǒng)模塊充分利用了FPGA硬件可編程性、高度集成性、實(shí)時(shí)性的特點(diǎn)。測(cè)
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  協(xié)議  通信  FPGA  ARINC429  基于  

          具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例

          • 大多數(shù)電子產(chǎn)品由于包含一個(gè)或多個(gè)FPGA或DSP數(shù)字處理芯片而需要提供多個(gè)電源軌。在為這些數(shù)字IC供電時(shí),有多種方案可以選擇,也有許多潛在的陷阱需要避免。在“具有多個(gè)電壓軌的FPGA和DSP應(yīng)用的電源設(shè)計(jì)方法rd
          • 關(guān)鍵字: 電源  設(shè)計(jì)  實(shí)例  DSP  FPGA  多個(gè)  電壓  具有  

          基于FPGA的多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

          • 摘要:分析了現(xiàn)有的視頻采集方案的研究現(xiàn)狀,對(duì)如何采用CCD攝像頭采集多通道、高分辨率、高質(zhì)量的圖像以及基于FPGA的嵌入式圖像采集系統(tǒng)的實(shí)現(xiàn)方法做了研究。與傳統(tǒng)圖像采集系統(tǒng)相比,該系統(tǒng)主要利用四片視頻解碼芯片
          • 關(guān)鍵字: FPGA  多路  圖像采集系統(tǒng)  軟件設(shè)計(jì)    

          基于FPGA的空間目標(biāo)碰撞預(yù)警系統(tǒng)

          • 摘要:為了解決空間目標(biāo)與航天器發(fā)生碰撞的問題,設(shè)計(jì)了一種基于FPGA,以在軌目標(biāo)三維坐標(biāo)為待處理數(shù)據(jù)進(jìn)行快速并行處理的目標(biāo)碰撞預(yù)警系統(tǒng)。該系統(tǒng)基于Xilinx公司FPGA芯片中的內(nèi)容可尋址存儲(chǔ)器(Content Addressable
          • 關(guān)鍵字: FPGA  目標(biāo)碰撞  預(yù)警系統(tǒng)    

          寬帶數(shù)字信道化接收機(jī)的FPGA實(shí)現(xiàn)

          • 摘要:為解決現(xiàn)代電子戰(zhàn)對(duì)接收機(jī)處理帶寬寬、靈敏度高及實(shí)時(shí)性處理的要求,提出一種數(shù)字信道化接收機(jī)的設(shè)計(jì)方法。在推導(dǎo)高效信道化接收機(jī)模型的基礎(chǔ)上,采用多相濾波器結(jié)構(gòu)實(shí)現(xiàn)的數(shù)字信道化接收機(jī)。該接收機(jī)利用超高
          • 關(guān)鍵字: FPGA  寬帶  接收機(jī)  數(shù)字信道化    

          基于FPGA的步進(jìn)電機(jī)控制器研究和實(shí)現(xiàn)

          • 摘要:步進(jìn)電機(jī)是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)行機(jī)構(gòu),已廣泛應(yīng)用于各種自動(dòng)化控制系統(tǒng)中。為了提高對(duì)步進(jìn)電機(jī)的細(xì)分要求,提出了基于FPGA控制的步進(jìn)電機(jī)控制器方案。給出了用VHDL語言層次化設(shè)計(jì)各功能模塊的過程,
          • 關(guān)鍵字: FPGA  步進(jìn)電機(jī)  控制器    

          IGLOO的FPGA構(gòu)成的馬達(dá)控制方案

          • 本文介紹了IGLOO系列主要特性和優(yōu)勢(shì),IGLOO系列架構(gòu)框圖以及采用AGL125的馬達(dá)控制子板主要特性,步進(jìn)馬達(dá)控制邏...
          • 關(guān)鍵字: IGLOO  FPGA  馬達(dá)控制方案  Actel  

          Altera宣布光纖互連FPGA產(chǎn)品計(jì)劃

          •   展望未來發(fā)展,帶寬容量能夠逐步滿足應(yīng)用和內(nèi)容開發(fā)者的需求,Altera公司近日發(fā)布其光纖互連可編程器件規(guī)劃。   收發(fā)器是業(yè)界發(fā)展的關(guān)鍵,因此,Altera發(fā)揮在這一領(lǐng)域的技術(shù)領(lǐng)先優(yōu)勢(shì),將這一遠(yuǎn)景展望變?yōu)楝F(xiàn)實(shí)。這些直接光纖接口支持多種應(yīng)用,大幅度提高了帶寬容量,同時(shí)降低了系統(tǒng)復(fù)雜度、成本和功耗。
          • 關(guān)鍵字: Altera  FPGA  

          ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)

          • ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì),ASIC和FPGA具有不同的價(jià)值主張,在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了ASIC和FPGA 的優(yōu)勢(shì)與劣勢(shì):FPGA與ASIC的設(shè)計(jì)優(yōu)勢(shì)
            FPGA 的設(shè)計(jì)優(yōu)勢(shì)
          • 關(guān)鍵字: 劣勢(shì)  優(yōu)勢(shì)  FPGA  ASIC  
          共6475條 279/432 |‹ « 277 278 279 280 281 282 283 284 285 286 » ›|

          fpga-nios介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();