<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga-nios

fpga-nios 文章進入fpga-nios技術社區(qū)

NI發(fā)布全新 LabWindows?/CVI 2010

　　美國國家儀器有限公司(National Instruments，簡稱NI)近日發(fā)布了全新NI LabWindows/CVI 2010，該軟件可基于驗證過的ANSI C測試測量軟件平臺，提供更高的開發(fā)效率，并簡化FPGA通信的復雜度。此外，NI還發(fā)布了LaWindows/CVI 2010 Linux Run-Time模塊和LabWindows/CVI 2010實時模塊，可擴展開發(fā)環(huán)境至Linux和實時操作系統(tǒng)中。
關鍵字： NI FPGA

28納米FPGA: 降低功耗提高帶寬

　　低功耗和高帶寬是下一代高端設計的兩個主要需求。對全球范圍多個應用領域的調研表明，以相同甚至更低功耗及成本來實現(xiàn)更大的帶寬已成為大勢所趨?，F(xiàn)在應對帶寬不斷增長的技術是演進中的40G和100G系統(tǒng)(以及即將出現(xiàn)的400G系統(tǒng))。設計下一代FPGA來滿足目前對寬帶和低功耗需求的難度越來越大。　　
關鍵字： Altera FPGA

基于FPGA的CMI編碼系統(tǒng)設計

摘要：提出了一種基于FPGA并利用Verilog HDL實現(xiàn)的CMI編碼設計方法。研究了CMI碼型的編碼特點，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設計中，首先產生m序列，然后程序
關鍵字： FPGA CMI 編碼系統(tǒng)設計

FPGA實現(xiàn)時分多址的一種改進型方法

摘要：利用FPGA實現(xiàn)時分多址的方法有很多種，但大多數方法都對FPGA芯片資源的占用非常巨大。針對這一問題，提出一種改進型方法來實現(xiàn)時分多址。通過使用FPGA芯片內部的雙口隨機訪問存儲器(雙口RAM)，利用同一塊RAM采
關鍵字： FPGA 時分多址改進型

基于NIOS II的多串口數據通信的實現(xiàn)

串口傳輸常用于基于FPGA和DSP結構的信號處理板和外部設備之間的數據交換。以GPS RTK定位應用為基礎，針對單個串口全雙工傳輸不足以應對多種數據類型同時輸入輸出的情形，設計并實現(xiàn)了一種面向多串口不同類型數據的傳輸方案。該方案通過增加串口控制寄存器實現(xiàn)單個中斷信號即可控制所有串口，采用乒乓交替讀寫實現(xiàn)數據持續(xù)高速輸入。測試表明該方案可獨立對各串口進行配置，可同時實現(xiàn)GPS定位結果、差分GPS修正數據與外界的交換以及用戶控制命令的輸入，并且可減少硬件調試時間，節(jié)約硬件資源。
關鍵字：數據通信實現(xiàn) 串口 II NIOS 基于

基于FPGA的數據采集系統(tǒng)的設計與實現(xiàn)

摘要：基于FPGA和USB2．0的技術方案，設計了一種高速化和集成化的數據采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設計實現(xiàn)的。首先詳細介紹了整體系統(tǒng)的
關鍵字： FPGA 數據采集系統(tǒng)

基于FPGA+DSP的雷達高速數據采集系統(tǒng)的實現(xiàn)

摘要：激光雷達的發(fā)射波及回波信號經光電器件轉換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數據采集存在數據精度不高等問題。同時，A/D轉換器與數字信號處理器直接連接會導致數據傳輸不
關鍵字： FPGA DSP 雷達高速數據

數字基帶傳輸系統(tǒng)的FPGA設計與實現(xiàn)

摘要：為了提高系統(tǒng)的集成度和可靠性，降低功耗和成本，增強系統(tǒng)的靈活性，提出一種采用非常高速積體電路的硬件描述語言(VHDL語言)來設計數字基帶傳輸系統(tǒng)的方法。詳細闡述數字基帶傳輸系統(tǒng)中信號碼型的設計原則，數
關鍵字： FPGA 數字基帶傳輸系統(tǒng)

Altera有望2012年成FPGA龍頭

　　市場分析師預測，全球營收排名第二大的可程序化邏輯組件供貨商Altera，有機會在2012年初取代該市場龍頭Xilinx躍上第一大供貨商位置。　
關鍵字： Altera FPGA

FPGA實現(xiàn)IRIG-B(DC)碼編碼和解碼的設計

為達到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現(xiàn)代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)IRIG-B碼編碼和解碼的設計方案和體系結構，設計中會涉及到幾個不同的時鐘頻率，F(xiàn)PGA對時鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點。結果表明，F(xiàn)PGA能夠確保為從設備提供同源的時鐘基準，使時鐘與信號的延遲控制在200 ns以內，從而得到了IRIG-B碼與時間精確同步的效果。
關鍵字： IRIG-B FPGA DC 編碼

基于FPGA與DSP的雷達高速數據采集系統(tǒng)

激光雷達的發(fā)射波及回波信號經光電器件轉換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數據采集存在數據精度不高等問題。同時，A／D轉換器與數字信號處理器直接連接會導致數據傳輸不及時，影響系統(tǒng)可靠性、實時性。針對激光雷達回撥信號，提出基于FPGA與DSP的高速數據采集系統(tǒng)，利用FPGA內部的異步FIFO和DCM實現(xiàn)A／D轉換器與DSP的高速外部存儲接口(EMIF)之間的數據傳輸。介紹了ADC外圍電路、工作時序以及DSP的EMIF的設置參數，并對異步FIFO數據讀寫進行仿真，結合硬件結構詳細地
關鍵字： FPGA DSP 雷達高速數據

高精度DDFS信號源FPGA實現(xiàn)

為進行高精度信號源的設計，同時降低設計成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術，對正弦信號等數據進行1／4周期壓縮存儲到ROM中，在外部時鐘頻率為50 MHz，實現(xiàn)了正弦信號源的設計，同時，實現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數字調制信號，系統(tǒng)還具有掃頻、指定波形次數等功能。仿真結果表明，信號源精度高，頻率調整步進可達0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。
關鍵字： DDFS FPGA 高精度信號源

基于FPGA的視頻格式轉換系統(tǒng)設計

摘要: 針對電視制式PAL /NTSC 信號輸出VGA 顯示格式的解決辦法，詳細講述了基于FPGA 視頻格式轉換系統(tǒng)的設計實現(xiàn)。采用Cyclone Ⅲ系列的EP3C1*84C6作為核心處理器件，實現(xiàn)了NTSC /PAL制式視頻的解碼、色空間轉換(
關鍵字：系統(tǒng) 設計轉換格式 FPGA 視頻基于

一種基于FPGA 的嵌入式塊SRAM 的設計

摘　要：文章中提出了一種應用于FPGA 的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進行清零，且編程后為兩端口獨
關鍵字： FPGA SRAM 嵌入式

基于FPGA的語音存儲與回放系統(tǒng)設計

1 設計要求　　設計并制作一個數字化語音存儲與回放系統(tǒng)，其示意圖如圖1所示。

圖1 數字化語音存儲與回放系統(tǒng)示意圖　　(1)放大器1的增益為46dB，放大器2的增益為40dB，增益均可調；　　(2)帶通濾波器：通帶為30
關鍵字： FPGA 語音存儲回放系統(tǒng)設計

共6494條 285/433 |‹ « 283 284 285 286 287 288 289 290 291 292 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。創(chuàng)建詞條

fpga-nios電路

利用FPGA資源和最小模擬電路發(fā)電進行開關電源設計的方法
基于FPGA的機載顯示系統(tǒng)架構設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga-nios相關帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網推流
RDMA IP 設計簡介
詳解FPGA六大應用領域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga-nios資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設計
如何使用FPGA實現(xiàn)新型高速CCD圖像數據采集系統(tǒng)
基于FPGA的數字存儲示波器設計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經網絡的仿真線設計
基于UDP協(xié)議和FPGA的點到點數據傳輸方案
如何使用FPGA實現(xiàn)低成本網絡數據傳輸存儲系統(tǒng)

fpga-nios專欄文章

熱門主題

樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();