fpga-nios 文章進(jìn)入fpga-nios技術(shù)社區(qū)

多處理器系統(tǒng)中Nios II軟核處理器啟動(dòng)方案的設(shè)計(jì)

　　摘要：首先分析研究nios ii軟核處理器系統(tǒng)的啟動(dòng)過(guò)程，然后在多處理器系統(tǒng)中設(shè)計(jì)一nios ii 的啟動(dòng)方案，此方案通過(guò)外部cpu控制nios ii處理器系統(tǒng)的啟動(dòng)。　　關(guān)鍵詞：nios ii;系統(tǒng)啟動(dòng);多處理器系統(tǒng);sopc 　　引言　　nios ii 處理器是altera公司設(shè)計(jì)的一款基于fpga的32位risc嵌入式軟核處理器，具有32位指令集、數(shù)據(jù)通路及地址空間，是其可編程系統(tǒng)芯片(sopc)的核心。nios ii系統(tǒng)采用altera公司設(shè)計(jì)的一套avalon總線交換結(jié)構(gòu)，aval
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) nios ii 系統(tǒng)啟動(dòng) 多處理器系統(tǒng) sopc

采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

　　結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來(lái)越小型化，對(duì)低功耗的要求持續(xù)增長(zhǎng)。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說(shuō)明如何使功耗最小化。　　功耗的三個(gè)主要來(lái)源是啟動(dòng)、待機(jī)和動(dòng)態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)電流即是啟動(dòng)電流;待機(jī)功耗又稱作靜態(tài)功耗，是電源開啟但I(xiàn)/O上沒(méi)有開關(guān)活動(dòng)時(shí)器件的功耗;動(dòng)態(tài)功耗是指器件正常工作時(shí)的功耗。　　啟動(dòng)電流因器件而異。例如，基于SRAM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 低功耗 I/O

千兆高端防火墻的技術(shù)發(fā)展趨勢(shì)

防火墻的未來(lái)是向著高性能，強(qiáng)大的QoS保證能力和深度防御三個(gè)方向發(fā)展。政府，金融電力等關(guān)鍵行業(yè)的數(shù)據(jù)中心、大型電信運(yùn)營(yíng)商的網(wǎng)絡(luò)流量巨大，業(yè)務(wù)復(fù)雜。多業(yè)務(wù)下的流量劇增不僅對(duì)帶寬提出了很高的要求，而且對(duì)防火墻多業(yè)務(wù)支持的功能和性能方面也提出了很高的要求。　　因此，典型的千兆高端防火墻的技術(shù)特征是具有4G到10G線速處理和能力；在承受海量業(yè)務(wù)流突發(fā)的情況下保證流媒體，視頻，語(yǔ)音等時(shí)延敏感應(yīng)用的穩(wěn)定運(yùn)行的能力。高端用戶往往采用高性能服務(wù)器對(duì)外提供特定的
關(guān)鍵字：防火墻技術(shù) 發(fā)展趨勢(shì) FPGA SoC ASIC

基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲(chǔ)器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲(chǔ)速度快、體積小、功耗低且價(jià)格低廉，可在線電擦寫，信息在掉電后不會(huì)丟失，因此成為設(shè)計(jì)人員的首選。　　2 M25P80的介紹　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲(chǔ)量大，速度快;而串行Fl
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Flash 存儲(chǔ)器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) TCN WTB FPGA MCU和嵌入式微處理器

FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)，未使用專用的語(yǔ)音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字信號(hào)處理器 FPGA 語(yǔ)音存儲(chǔ) MCU和嵌入式微處理器

Synplicity：充分發(fā)揮FPGA的靈活性

當(dāng)ASIC越來(lái)越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對(duì)低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場(chǎng)，每年都以超過(guò)兩位數(shù)的增長(zhǎng)率發(fā)展。越來(lái)越多的設(shè)計(jì)將轉(zhuǎn)向FPGA，這其中還包括了很多ASIC設(shè)計(jì)工程師。隨著IC產(chǎn)業(yè)發(fā)展的光明前景，F(xiàn)PGA將以比ASIC更快的速度發(fā)展并呈現(xiàn)取代其的趨勢(shì)。在這樣的大市場(chǎng)環(huán)境下，以提供FPGA開發(fā)軟件為主的Synplicity公司得到了長(zhǎng)足的發(fā)展，公司營(yíng)業(yè)額從2002年的4560萬(wàn)壯大到2006年的6300萬(wàn)。隨著FPGA技術(shù)的發(fā)展，越來(lái)越多的功能需要在
關(guān)鍵字： Synplicity FPGA

基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計(jì)

　　摘要：光纖陀螺儀是一種用來(lái)測(cè)量角速度的傳感器。為了檢測(cè)調(diào)制解調(diào)電路是否符合設(shè)計(jì)要求，并提高陀螺的實(shí)際應(yīng)用精度，本文設(shè)計(jì)了一種基于FPGA的光纖陀螺儀模擬表頭及其測(cè)試系統(tǒng)，能有效地檢測(cè)調(diào)制解調(diào)電路的性能。　　關(guān)鍵詞：光纖陀螺;模擬表頭;FPGA;Verilog HDL 　　光纖陀螺是激光陀螺的一種，是慣性技術(shù)和光電子技術(shù)緊密結(jié)合的產(chǎn)物。它利用Sagnac干涉效應(yīng)，用光纖構(gòu)成環(huán)形光路，并檢測(cè)出隨光纖環(huán)的轉(zhuǎn)動(dòng)而產(chǎn)生的兩路超輻射光束之間的相位差，由此計(jì)算出光纖環(huán)旋轉(zhuǎn)的角速度。光纖陀螺儀主要由兩個(gè)部分組
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 光纖陀螺模擬表頭 FPGA MCU和嵌入式微處理器

用FPGA設(shè)計(jì)軟件無(wú)線電和調(diào)制解調(diào)器

　　本文以16-QAM RF發(fā)射數(shù)據(jù)泵的設(shè)計(jì)為例，介紹利用FPGA設(shè)計(jì)數(shù)字濾波器的技巧和器件選擇方法，說(shuō)明執(zhí)行分布式計(jì)算時(shí)FPGA比DSP的優(yōu)越之處。　　所有數(shù)字邏輯的基本結(jié)構(gòu) 　　16-QAM調(diào)制器　　編碼和碼元映射　　平方根升余弦濾波器　　設(shè)計(jì)技巧　　5 MHz載波　　分布式計(jì)算(DA)技術(shù) 　　濾波器的實(shí)現(xiàn) 　　用現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)軟件無(wú)線電和調(diào)制解調(diào)器可與DSP芯片媲美。雖然FPGA可輕而易舉地實(shí)現(xiàn)卷積編碼器等復(fù)雜邏輯功能，但在實(shí)現(xiàn)大量復(fù)雜計(jì)算方面卻有很
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 無(wú)線電調(diào)制解調(diào)器 MCU和嵌入式微處理器

如何利用FPGA實(shí)現(xiàn)優(yōu)異的家用電器設(shè)計(jì)

低成本的FPGA或CPLD可以幫助家電設(shè)計(jì)師利用靈活的、集成有DSP算法的單片集成解決方案實(shí)現(xiàn)節(jié)能的電機(jī)控制。
關(guān)鍵字： FPGA 如何利用家用電器

FPGA的SoC和專用化趨勢(shì)

　　過(guò)去一年中，F(xiàn)PGA巨頭賽靈思(Xilinx)在中國(guó)大舉構(gòu)建生態(tài)系統(tǒng)，其速度和力度讓人吃驚。2006年末，賽靈思公司董事會(huì)主席、總裁兼CEOWimRoelandts來(lái)華宣布了“促進(jìn)中國(guó)電子設(shè)計(jì)創(chuàng)新”的在華發(fā)展戰(zhàn)略，主要內(nèi)容包括加強(qiáng)客戶支持力度、建立良好生態(tài)網(wǎng)絡(luò)、投資新興半導(dǎo)體公司以及培養(yǎng)未來(lái)工程設(shè)計(jì)人才，拉開了賽靈思在中國(guó)大舉擴(kuò)張的序幕。　　隨后，賽靈思宣布設(shè)立了金額達(dá)7500萬(wàn)美元的亞太區(qū)技術(shù)基金，投資那些基于可編程邏輯、為重點(diǎn)行業(yè)開發(fā)創(chuàng)新應(yīng)用的公司。2007年，賽靈思又分別在上海張江和江蘇無(wú)錫
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA SoC MCU和嵌入式微處理器

FPGA加速滲透非傳統(tǒng)應(yīng)用領(lǐng)域

　　自從1985年首款FPGA器件誕生以來(lái)，F(xiàn)PGA產(chǎn)業(yè)一方面修煉內(nèi)功——從技術(shù)上來(lái)說(shuō)，工藝從2μm發(fā)展到65nm，晶體管數(shù)量從8.5萬(wàn)個(gè)增長(zhǎng)到10億個(gè)以上;另一方面向外擴(kuò)張——應(yīng)用領(lǐng)域從最初的通信業(yè)不斷向消費(fèi)電子、汽車、工業(yè)控制等滲透，同時(shí)在不斷“蠶食”DSP、ASIC、ASSP和嵌入式處理器的市場(chǎng)。如今，Xilinx、Altera和Actel等FPGA產(chǎn)業(yè)的領(lǐng)導(dǎo)廠商也不再是20多年前的孤軍奮戰(zhàn)，在其周圍，F(xiàn)PGA開發(fā)和應(yīng)用的生態(tài)系統(tǒng)已然初步形成，大大促進(jìn)了FPGA產(chǎn)業(yè)的發(fā)展。　　“非傳統(tǒng)”應(yīng)用領(lǐng)域
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 晶體管 DSP MCU和嵌入式微處理器

基于FPGA的圖像邊緣檢測(cè)

　　引言　　圖像邊緣檢測(cè)是圖像處理的一項(xiàng)基本技術(shù)，在工業(yè)、醫(yī)學(xué)、航天和軍事等領(lǐng)域有著廣泛的應(yīng)用。圖像處理的速度一直是一個(gè)難題。雖然DSP具備指令流水線特性和很高的處理速度，但其速度仍然很受限制，而利用高速可編程邏輯器件FPGA/CPLD來(lái)設(shè)計(jì)圖像邊緣檢測(cè)器可以很好的克服這個(gè)問(wèn)題，是一種全新的解決方案。　　1 圖像邊緣檢測(cè)算法　　用于圖像邊緣檢測(cè)的算法很多，諸如Rorberts算子、Sobel算子、Prewitt算子、Laplaceian算子等，由于Sobel算法只涉及到加法操作，并且可以取得很
關(guān)鍵字：測(cè)試測(cè)量 FPGA 圖像邊緣檢測(cè) DSP MCU和嵌入式微處理器

基于Nios II的非一般模式類設(shè)備設(shè)計(jì)與集成

　　液晶顯示器按其功能可分為筆段式和點(diǎn)矩陣式液晶顯示器，后者又可以分為字符點(diǎn)陣式和圖形點(diǎn)陣式液晶顯示器。圖形點(diǎn)陣式液晶顯示器不僅可顯示數(shù)字、字符等內(nèi)容，還能顯示漢字和任意圖形。但此類液晶顯示屏屬于非一般模式類設(shè)備，在Nios II中不能直接開發(fā)使用。　　對(duì)于一個(gè)全新的外部設(shè)備，Nios II有更好的解決方案快速的掌握它的控制方法。按照設(shè)備的電器要求，使用Nios II的已有的基本控制設(shè)備(例如通用輸入輸出端口PIO)掌握新設(shè)備的控制特性與方法。當(dāng)充分理解新設(shè)備的特性后就可以按照Nios II的硬件抽象
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Nios II 液晶顯示器 MCU和嵌入式微處理器

Altera攜手Synopsys為ASIC設(shè)計(jì)提供Nios II處理器內(nèi)核

　　Altera和Synopsys宣布，Altera流行的Nios II處理器內(nèi)核可通過(guò)DesignWare Star IP包提供許可給客戶使用。這一新品擴(kuò)展了Altera現(xiàn)有的FPGA和HardCopy®結(jié)構(gòu)化ASIC產(chǎn)品供給，幫助Nios II用戶將設(shè)計(jì)移植到標(biāo)準(zhǔn)單元ASIC。Nios II處理器內(nèi)核是應(yīng)用最廣泛的FPGA處理器，其客戶群有5,000多家電子設(shè)備生產(chǎn)商，包括世界上排名靠前的OEM。　　通過(guò)DesignWare Star IP包，設(shè)計(jì)人員可以使用一流Star IP供應(yīng)商開發(fā)的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera Synopsys Nios II MCU和嵌入式微處理器