fpga-nios 文章進(jìn)入fpga-nios技術(shù)社區(qū)

把大學(xué)作為推廣普及FPGA之源

當(dāng)ASIC越來越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場，越來越多的設(shè)計(jì)者將重心轉(zhuǎn)向FPGA，這其中包括很多ASIC設(shè)計(jì)工程師。FPGA對于初創(chuàng)型的公司是一個非常理想的選擇，從新產(chǎn)品研制的原型到樣機(jī)的設(shè)計(jì)，采用FPGA可以大大加速新產(chǎn)品設(shè)計(jì)和創(chuàng)新的進(jìn)程。此外，最重要的原因是每一年FPGA的價(jià)格會明顯下降，包括它的設(shè)計(jì)軟件和它的應(yīng)用性都是比傳統(tǒng)的ASIC設(shè)計(jì)要便宜很多。對于Xilinx這樣的FPGA領(lǐng)導(dǎo)廠商來說，僅僅推廣產(chǎn)品是遠(yuǎn)遠(yuǎn)不夠的，普及FPGA技術(shù)與
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0709_A 雜志_高校園地 FPGA MCU和嵌入式微處理器

探究最佳的結(jié)構(gòu)化ASIC設(shè)計(jì)方法

由于與深亞微米標(biāo)準(zhǔn)單元ASIC相關(guān)的非重復(fù)性工程費(fèi)用(NRE)越來越大，設(shè)計(jì)周期又很長，因此利用結(jié)構(gòu)化ASIC進(jìn)行定制IC設(shè)計(jì)的吸引力正變得越來越大。結(jié)構(gòu)化ASIC能以極具競爭力的單位成本提供優(yōu)秀的硅片性能，并且NRE費(fèi)用極低。結(jié) 構(gòu)化ASIC的多樣性意味著它即可以用作系統(tǒng)主芯片，也可以用作高性價(jià)比的小型輔助芯片。　　許多物理設(shè)計(jì)問題在結(jié)構(gòu)化ASIC的片設(shè)計(jì)中已經(jīng)得到解決，因此后端版圖設(shè)計(jì)的時間可以大大縮短，從而導(dǎo)致更快的驗(yàn)證確認(rèn)和原型提供。不過ASIC片具有預(yù)定義的結(jié)構(gòu)，因此設(shè)計(jì)師必須合理安排芯片
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ASIC FPGA MCU和嵌入式微處理器

2007年，賽靈思亞太區(qū)總部獲環(huán)境影響和績效獎

　　2007年，賽靈思亞太區(qū)總部獲環(huán)境影響和績效獎。
關(guān)鍵字：賽靈思 FPGA

基于FPGA和EPP的圖像傳感器高速數(shù)據(jù)采集系統(tǒng)

引言 USB、串口、并口是PC機(jī)和外設(shè)進(jìn)行通訊的常用接口，但對于數(shù)據(jù)量大的圖像來說，若利用串行RS-232協(xié)議進(jìn)行數(shù)據(jù)采集，速度不能達(dá)到圖像數(shù)據(jù)采集所需的要求；而用USB進(jìn)行數(shù)據(jù)采集，雖能滿足所需速度，但要求外設(shè)必須支持USB協(xié)議，而USB協(xié)議與常用工程軟件的接口還不普及，給使用帶來困難。有些用戶為了利用標(biāo)準(zhǔn)并行口(SPP)進(jìn)行數(shù)據(jù)采集，但SPP協(xié)議的150kb/s傳輸率對于圖像數(shù)據(jù)采集，同樣顯得
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 圖像傳感器 FPGA EPP

基于U盤和單片機(jī)的FPGA配置

引言 FPGA廣泛應(yīng)用在電子通信領(lǐng)域，其安全性引起了注意，本文針對安全配置提出了解決方案。　　現(xiàn)場可編程門陣列FPGA(Field Programmablc Gate Array)是基于門陣列方式為用戶提供可編程資源的，其內(nèi)部邏輯結(jié)構(gòu)的形成是由配置數(shù)據(jù)決定的。采用在線可重配置方式ICR(In-Circuit Reconfigurability)將這些配置數(shù)據(jù)配置到FPGA內(nèi)部SRAM中，但由于SRAM的易
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) U盤 FPGA MCU和嵌入式微處理器

醫(yī)療半導(dǎo)體市場快速增長便攜式成熱門

英特爾公司前CEO貝瑞特曾經(jīng)預(yù)言，醫(yī)療產(chǎn)品將帶動全球半導(dǎo)體產(chǎn)業(yè)快速增長。飛利浦公司也通過出售半導(dǎo)體業(yè)務(wù)將精力集中在醫(yī)療和消費(fèi)電子業(yè)務(wù)上，可以預(yù)見，醫(yī)療半導(dǎo)體市場將成為半導(dǎo)體產(chǎn)業(yè)發(fā)展的一大熱點(diǎn)。那么，醫(yī)療電子和醫(yī)療半導(dǎo)體市場最近取得的令人興奮的進(jìn)展有哪些？主流半導(dǎo)體公司如何預(yù)測醫(yī)療電子和醫(yī)療半導(dǎo)體市場的規(guī)模？DSP、無線技術(shù)、高精度模擬器件(HPA)、FPGA等產(chǎn)品在醫(yī)療電子市場的應(yīng)用前景如何？便攜式醫(yī)療設(shè)備產(chǎn)品對半導(dǎo)體產(chǎn)品主要提出哪些要求？主流半導(dǎo)體供應(yīng)商對醫(yī)療半導(dǎo)體市場有哪些規(guī)劃？全球著名的半導(dǎo)體廠商就
關(guān)鍵字：模擬技術(shù) 電源技術(shù) DSP FPGA 醫(yī)療半導(dǎo)體 MCU和嵌入式微處理器

一種基于Java的可編程嵌入式系統(tǒng)設(shè)計(jì)

1. 概述傳統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)的主要目標(biāo)是找到一種優(yōu)化的體系結(jié)構(gòu)來完成單一的，特定的功能。對這樣的系統(tǒng)來說，ASIC和核心處理器是作為特別的構(gòu)件模塊加以考慮的：設(shè)計(jì)者根據(jù)應(yīng)用的要求選擇適當(dāng)?shù)腁SIC，根據(jù)給定的性能要求比如處理器主頻，系統(tǒng)穩(wěn)定性，以及對功耗的要求等選用適當(dāng)?shù)奶幚砥鲀?nèi)核。
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Java FPGA 開發(fā)工具

Tensilica和Tallika共同發(fā)布安全SoC FPGA平臺

Tensilica公司和Tallika公司日前共同發(fā)布基于Tensilica公司Xtensa處理器IP核的可配置安全SoC FPGA/ASIC平臺。該完全經(jīng)過驗(yàn)證和硅驗(yàn)證的硬件/軟件平臺對于任意一個需要完整RSA實(shí)現(xiàn)方案（包括加密、解密、密鑰對生成加速）和/或集成了硬件安全功能的SoC設(shè)計(jì)團(tuán)隊(duì)而言皆是理想選擇。 Tallika安全解決方案包括一顆Tensilica帶有32位AHB/APB骨干總線的Xtensa處理器IP核以及Tallika公司基于鏈表結(jié)構(gòu)的DMA控制器，后者集成了其安全I(xiàn)P核模塊
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Tensilica Tallika FPGA MCU和嵌入式微處理器

ACTEL FPGA挑戰(zhàn)0.1毫瓦

為了應(yīng)對當(dāng)今便攜式設(shè)計(jì)人員面臨的挑戰(zhàn)，Actel超低功耗 IGLOO現(xiàn)場可編程門陣列(FPGA) 結(jié)合ARM Cortex-M1處理器技術(shù)，使靜態(tài)功耗只有0.1mW，可應(yīng)用于電子書/PDA、安全U盤（指紋符合才能打開U盤）、存儲解決方案、醫(yī)療、工業(yè)等領(lǐng)域。 Actel 產(chǎn)品市場拓展副總裁Rich Brossart在北京的發(fā)布會上說：“相比于競爭對手的產(chǎn)品功耗，我們的靜態(tài)功耗要低300倍以上。例如某個反熔絲競爭對手，該廠家業(yè)務(wù)轉(zhuǎn)向用戶定制的CSSP；低功耗C
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ACTEL FPGA MCU和嵌入式微處理器

基于FPGA的HSDI接口設(shè)計(jì)

HSDI是一種可配置的高速數(shù)據(jù)指揮通道。本文首先介紹兩種高速數(shù)據(jù)接口HSDI A和HSDI B的硬件結(jié)構(gòu)，隨后介紹兩種HSDI接口上信號的時序和功能操作，最后結(jié)合實(shí)例重點(diǎn)介紹如何采用FPGA實(shí)現(xiàn)HSDI接口的設(shè)計(jì)。
關(guān)鍵字： FPGA HSDI 接口設(shè)計(jì)

基于CPLD的LED點(diǎn)陣顯示控制器

在系統(tǒng)可編程技術(shù)（ISP—In System Programming）及其在系統(tǒng)可編程系列器件，是90年代迅速發(fā)展起來的一種新技術(shù)和新器件。　　現(xiàn)場可編程器件（FPGA和CPLD）等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設(shè)計(jì)方法，使用原理圖或硬件描述語言（VHDL）等方法來描述電路邏輯關(guān)系，可直接對安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡化了系統(tǒng)設(shè)計(jì)，減小了系統(tǒng)規(guī)模，縮短設(shè)計(jì)周期，降低了生產(chǎn)設(shè)計(jì)成本，從而給電子產(chǎn)品的設(shè)計(jì)和生產(chǎn)帶來了革命性的變化。　　1、系統(tǒng)結(jié)構(gòu)
關(guān)鍵字：工業(yè)控制 FPGA CPLD LED 伺服控制

基于DSP和FPGA的磁浮列車同步485通信方式研究

在高速磁浮交通系統(tǒng)中，車載測速定位單元對車輛的位置和速度進(jìn)行實(shí)時測量，并將位置和速度信號通過無線電系統(tǒng)傳送至地面上的牽引控制系統(tǒng)和運(yùn)行控制系統(tǒng)，以用于長定子直線同步電機(jī)牽引的反饋控制，以及車輛運(yùn)行的指揮和安全防護(hù)。測速定位單元是牽引和運(yùn)控系統(tǒng)閉環(huán)控制的核心與關(guān)鍵。測速定位單元緊鄰懸浮電磁鐵及長定子繞組和鐵心，處于懸浮磁場和牽引磁場中，電磁環(huán)境非常復(fù)雜，這對其通信設(shè)備的電磁兼容性能提出了很高的要求。另外，為滿足牽引控制系統(tǒng)的需求，測速定位信號的精度要求相當(dāng)高。因此，測速定位信號傳輸?shù)乃俣取?shí)時
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP FPGA 磁浮列車 MCU和嵌入式微處理器

基于單片機(jī)P89C61X2的FPGA配置

引言大部分FPGA采用基于SRAM(靜態(tài)隨機(jī)存儲器)的查找表邏輯形成結(jié)構(gòu)，就是用SRAM構(gòu)成邏輯函數(shù)發(fā)生器。SRAM工藝的芯片在掉電后信息就會丟失，需要外加一片專用配置芯片。在上電時，由這個專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常工作。這就是在線可重配置ICR(In-Circuit Reconfigurability)方式。 Altera公司生產(chǎn)的具有ICR功能的APEX、FLEX10K、ACEX、FLEX6000等系列器件可以使用6種模式進(jìn)行配置，即使用專用EP
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) P89C61X2 FPGA 單板計(jì)算機(jī)

賽靈思隆重宣布亞太區(qū)總部新辦公大樓正式啟用

賽靈思公司日前在新加坡為亞太區(qū)總部新大樓正式啟用舉行了隆重的慶典儀式，彰顯了公司對高速發(fā)展的亞太市場所做的重要承諾。賽靈思亞太區(qū)新總部大樓坐落在樟宜商務(wù)園區(qū)內(nèi)，占地兩萬平方米，可容納500名員工，裝配/測試設(shè)施的辦公空間比之前擴(kuò)充了四倍，用來進(jìn)行工藝開發(fā)的辦公空間較之前提升了三倍。賽靈思董事會主席、總裁兼首席執(zhí)行官Wim Roelandts（羅蘭士）在揭幕儀式上公布了增加本地研發(fā)投資的計(jì)劃，而擴(kuò)展總部辦公空間就是該計(jì)劃的第一步。賽靈思亞太區(qū)研發(fā)團(tuán)隊(duì)成立于2007年1月，該團(tuán)隊(duì)通過與
關(guān)鍵字：消費(fèi)電子賽靈思新加坡 FPGA 嵌入式

基于ARM和FPGA的全彩獨(dú)立視頻LED系統(tǒng)

引言目前顯示屏按數(shù)據(jù)的傳輸方式主要有兩類：一類是采用與計(jì)算機(jī)顯示同一內(nèi)容的實(shí)時視頻屏；另一類為通過USB、以太網(wǎng)等通信手段把顯示內(nèi)容發(fā)給顯示屏的獨(dú)立視頻源顯示屏，若采用無線通信方式，還可以隨時更新顯示內(nèi)容，靈活性高。此外，用一套嵌入式系統(tǒng)取代計(jì)算機(jī)來提供視頻源，既可以降低成本，又具有很高的可行性和靈活性，易于工程施工。因此，獨(dú)立視頻源LED顯示系統(tǒng)的需求越來越大。本系統(tǒng)采用ARM+FPGA的架構(gòu)，充分利用了ARM的超強(qiáng)處理能力和豐富的接口，實(shí)現(xiàn)真正的網(wǎng)絡(luò)遠(yuǎn)程操作，因此不僅可以作為一般的LED顯
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ARM FPGA LED系統(tǒng) 發(fā)光二極管 LED