fpga-pwm 文章進入fpga-pwm技術(shù)社區(qū)

FPGA入門者必讀寶典：詳述開發(fā)流程每一環(huán)節(jié)的物理含義和實現(xiàn)目標

　　要知道，要把一件事情做好，不管是做哪們技術(shù)還是辦什么手續(xù)，明白這個事情的流程非常關鍵，它決定了這件事情的順利進行與否。同樣，我們學習FPGA開發(fā)數(shù)字系統(tǒng)這個技術(shù)，先撇開使用這個技術(shù)的基礎編程語言的具體語法、使用工具和使用技巧不談，咱先來弄清楚FPGA的開發(fā)流程是什么。　　FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開發(fā)流程總體按照圖1進行，有些步驟可能由于其在當前項目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過程，這樣來達到項目時間上的優(yōu)勢。但是，大部分的流程步
關鍵字： FPGA RTL

基于STM32的汽車空調(diào)調(diào)速模塊信號發(fā)生器的設計

適應汽車電子技術(shù)的發(fā)展，根據(jù)汽車空調(diào)調(diào)速模塊生產(chǎn)中的測試需要，設計了一種支持多類型信號輸出的汽車空調(diào)調(diào)速模塊信號發(fā)生器?？芍С?V-10V分辨率0.1V的直流輸出;頻率10Hz-1000Hz，占空比0%-100%的PWM輸出;LIN-BUS總線輸出。涵蓋了目前主流的三種類型信號，具有輸出精度高、輸出穩(wěn)定、使用簡單的特點。根據(jù)實際需要，設計了測試和老化兩種工作模式，測試模式用于人工測試產(chǎn)品使用，老化模式用于產(chǎn)品老化實驗階段自動循環(huán)掃描輸出。
關鍵字： DC PWM LIN 201509

基于FPGA的TS over IP的設計與實現(xiàn)

隨著互聯(lián)網(wǎng)的發(fā)展, 數(shù)字電視信號的網(wǎng)絡傳輸?shù)玫搅嗽絹碓蕉嗟年P注，本文設計與實現(xiàn)了一種基于FPGA和MCU(R8051XC2)的TS over IP系統(tǒng)，并對傳統(tǒng)的TS over IP系統(tǒng)進行了改進。此系統(tǒng)通過從標準TS流接口接收TS流，將其以乒乓操作的方式存放在兩個雙口RAM中，再通過一定方法封裝IP包發(fā)送至網(wǎng)絡，實現(xiàn)了TS流和網(wǎng)絡IP數(shù)據(jù)包的相互轉(zhuǎn)換。通過向系統(tǒng)推送TS流數(shù)據(jù)并使用抓包軟件對經(jīng)過系統(tǒng)的數(shù)據(jù)進行分析統(tǒng)計的方法證明，得出以下結(jié)論，此系統(tǒng)在相同情況與有限的硬件條件下，相比傳統(tǒng)的使用FIFO作為
關鍵字： FPGA TS over IP 異步時鐘域通信雙端口RAM 201509

神級經(jīng)典設計案例：用ARM和FPGA搭建神經(jīng)網(wǎng)絡處理器通信方案

　　引言　　人工神經(jīng)網(wǎng)絡在很多領域得到了很好的應用，尤其是具有分布存儲、并行處理、自學習、自組織以及非線性映射等特點的網(wǎng)絡應用更加廣泛。嵌入式便攜設備也越來越多地得到應用，多數(shù)是基于ARM內(nèi)核及現(xiàn)場可編程門陣列FPGA的嵌入式應用。某人工神經(jīng)網(wǎng)絡的FPGA處理器能夠?qū)?shù)據(jù)進行運算處理，為了實現(xiàn)集數(shù)據(jù)通信、操作控制和數(shù)據(jù)處理于一體的便攜式神經(jīng)網(wǎng)絡處理器，需要設計一種基于嵌入式ARM內(nèi)核及現(xiàn)場可編程門陣列FPGA的主從結(jié)構(gòu)處理系統(tǒng)滿足要求。　　1人工神經(jīng)網(wǎng)絡處理器　　1.1人工神經(jīng)網(wǎng)絡模型　　
關鍵字： ARM FPGA

點燃產(chǎn)業(yè)創(chuàng)新之火，ICChina推動FPGA鼓勵創(chuàng)新

　　在今天，創(chuàng)新能力是個熱門話題。各個國家在戰(zhàn)略、政策上對此也高度重視。今年，國務院印發(fā)《中國制造2025》明確提出提高國家制造業(yè)創(chuàng)新能力。今天，創(chuàng)新式思維對于所有工程領域的技術(shù)人員變得如此重要。這主要是全球范圍的技術(shù)進步所帶來的壓力，競爭已經(jīng)是在全球范圍了。發(fā)明創(chuàng)造是每個工程技術(shù)人員的夢想，而創(chuàng)新思維是發(fā)明創(chuàng)造的第一步。創(chuàng)新思維是我們大腦在產(chǎn)生新思想或新概念的一個過程，也可以是對現(xiàn)存思想和概念新的延續(xù)。在電子工程領域，F(xiàn)PGA在培養(yǎng)和教育新一代工程技術(shù)人員的創(chuàng)新思維中扮演著重要角色。　　ICChin
關鍵字： ICChina FPGA

FPGA芯片在編程器燒錄器里的應用

　　摘要：FPGA的IO可編程，這給邏輯設計和PCB設計帶來一定的靈活性和獨立性。在編程器的硬件實現(xiàn)中，F(xiàn)PGA就是充當一個“千手觀音”的角色，為邏輯設計和PCB設計鋪路架橋，靈活實現(xiàn)各種功能。　　FPGA是一種“半定制”的芯片，其中一個特性就是IO口可編程，這個特性對編程器能與各類封裝芯片互連有很大幫助作用。　　MCU的管腳功能都是固定的，與外部接口通常使用IO口或者總線連接。普通IO口其實本質(zhì)就是寄存器，這些寄存器都有一個相應的地址，操作IO口就
關鍵字： FPGA 燒錄器

零基礎學FPGA （二十五）必會！從靜態(tài)時序分析到SDRAM時序收斂（下篇）

　　七、SDRAM工作時鐘相位偏移計算　　從上篇文章中我們知道，我們的數(shù)據(jù)是要經(jīng)過一定的延時才會到達目標器件的，這個延時也就是相對于源寄存器的時鐘發(fā)射沿的時間延時，數(shù)據(jù)在源寄存器時鐘的上升沿到來時輸出，經(jīng)過FPGA的走線，PCB走線等，到達目標寄存器的數(shù)據(jù)端口時會有一定的延時，而這個數(shù)據(jù)要想被目標器件的目的寄存器鎖存，那么，目的寄存器的鎖存時鐘應該盡量在數(shù)據(jù)的有效窗口內(nèi)才能確保數(shù)據(jù)被捕獲成功。所謂數(shù)據(jù)的有效窗口，就是數(shù)據(jù)在兩次變化之間的中間部分，也是數(shù)據(jù)最穩(wěn)定的部分。　　所以，要想將數(shù)據(jù)正確捕獲，
關鍵字： FPGA SDRAM

零基礎學FPGA （二十四）必會！從靜態(tài)時序分析到SDRAM時序收斂（上篇）

　　下面我們進入正題，今天我們講時序　　一、從靜態(tài)時序分析說起　　我理解的靜態(tài)時序分析，就是我們在不加激勵的情況下，通過對電路進行時序的延遲計算，預計電路的工作流程，對電路提出我們需要的一些約束條件，比如我們需要從A寄存器到B寄存器的延遲不能大于10ns，如果我們不添加時序約束，綜合工具可能會有好幾條路徑，按照它自己的要求來布局布線，那么從A寄存器到B寄存器的時間就有可能是20ns或者15ns之類的路徑，而我們需要的是不能大于10ns，因此，我們需要添加時序約束，再根據(jù)特定的時序模型，使我們的系統(tǒng)
關鍵字： FPGA SDRAM

小梅哥和你一起深入學習FPGA之PS2鍵盤驅(qū)動

　　在我們的電子系統(tǒng)中，當需要用到大量的按鍵輸入時，普通的獨立按鍵和矩陣鍵盤已經(jīng)無法滿足我們的輸入需求，這個時候，我們需要使用一種功能更加強大的鍵盤，來幫助我們輸入更多的信息。在pc機上，我們經(jīng)常使用104鍵的鍵盤，這種鍵盤與pc機的接口，可分為USB接口和PS2接口，我們FPGA要實現(xiàn)USB接口比較困難，因為USB的接口線路，不是標準的TTL電平，而PS2接口，則使用標準的TTL電平，那么我們今天就使用FPGA來解碼驅(qū)動一個采用PS2接口的pc機鍵盤，用這個鍵盤來擴展我們FPGA的輸入系統(tǒng)，以使我們能夠
關鍵字： FPGA PS2

零基礎學FPGA （二十三） SDR SDRAM（架構(gòu)篇）

　　今天我們來講的是SDRAM的架構(gòu)以及設計，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當做一個筆記分享給大家，有什么錯誤也請積極指正，畢竟我也是沒有老師教，也是自己摸索的，難免有些不合理的地方。　　一、SDRAM 工作部分　　1、上電初始化　　　　我們先來看第一部分，上電初始化。上電初始化我們知道，上電之后我們需要等待200us的穩(wěn)定期，這段時間我們可以用一個定時器來計數(shù)，這沒什么問題，然后進入的是預充電部分，這個時候，預充電的時候，sdram_cmd
關鍵字： FPGA SDRAM

讓機器人眼明腦快的奧秘：嵌入式視覺系統(tǒng)

新一代工業(yè)機器人的核心特征是智能化，實現(xiàn)工業(yè)機器人智能化，就必須讓機器人擁有明亮的“雙眸”和靈活的“大腦”。
關鍵字：機器人 FPGA

英特爾的下一步：整合處理器核心與FPGA

　　自今年六月一號，英特爾宣布并購Altera后，雙方對于并購訊息就未再透露更多的訊息。不過，針對此點，Altera亞太區(qū)副總裁暨董事總經(jīng)理莊秉翰引述英特爾所發(fā)布的公開訊息，也約略點出了英特爾并購Altera后的未來發(fā)展方向。　　莊秉翰談到，眾所皆知，摩爾定律是由英特爾創(chuàng)辦人所創(chuàng)，截至目前為止，英特爾仍然認為摩爾定律仍然適用于半導體產(chǎn)業(yè)，同樣的，Altera也有相同的看法。此外，英特爾也認為，并購Altera再整合自身旗下的IP等技術(shù)方案，可以創(chuàng)造出新一代的產(chǎn)品陣容，以滿足資料中心與物聯(lián)網(wǎng)的客戶群。
關鍵字：英特爾 FPGA

零基礎學FPGA （二十二） SDR SDRAM（理論篇）

　　其實說實話這一個月來也沒怎么看新知識，大體梳理了一下以前學過的知識，回顧了一下SOPC的學習。對于SOPC的學習我打算暫時先放一放，因為前面還有一個要寫的沒有完成，也是一直以來無法寫起的一個題目，就是今天我們要寫的SDRAM的操作。等寫完這個，我們再回到SOPC，帶領大家調(diào)USB2.0! 　　由于SDRAM本身就是一個比較復雜的東西，之前小墨在學這方面東西的時候感覺很是吃力，于是那時候便暫時放下了，知道年后這段時間，小墨又重新拾起這個知識點，想要一口氣把它調(diào)通了，再往下看其他的東西。學SDRAM，理
關鍵字： FPGA SDRAM

小梅哥和你一起深入學習FPGA之DAC驅(qū)動

　　本實驗中，我們使用FPGA來驅(qū)動了一片DAC芯片TLC5620，該芯片的特性如下所示：　　TLC5620特性：　　4路8位電壓輸出; 　　單電源5V供電; 　　串行接口; 　　參考電壓輸入高阻; 　　可編程的1次或2次輸出范圍; 　　同時更新的能力; 　　內(nèi)部自帶上電復位功能; 　　低功耗; 　　半緩沖輸出。　　小梅哥設計的該芯片的驅(qū)動模塊的接口如下所示：　　　　各個端口定義如下：　　以下是代碼片段：　　input Clk; 　　inp
關鍵字： FPGA DAC