<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-pwm

          IGLOO的FPGA構(gòu)成的馬達(dá)控制方案

          • 本文介紹了IGLOO系列主要特性和優(yōu)勢,IGLOO系列架構(gòu)框圖以及采用AGL125的馬達(dá)控制子板主要特性,步進(jìn)馬達(dá)控制邏...
          • 關(guān)鍵字: IGLOO  FPGA  馬達(dá)控制方案  Actel  

          Altera宣布光纖互連FPGA產(chǎn)品計(jì)劃

          •   展望未來發(fā)展,帶寬容量能夠逐步滿足應(yīng)用和內(nèi)容開發(fā)者的需求,Altera公司近日發(fā)布其光纖互連可編程器件規(guī)劃。   收發(fā)器是業(yè)界發(fā)展的關(guān)鍵,因此,Altera發(fā)揮在這一領(lǐng)域的技術(shù)領(lǐng)先優(yōu)勢,將這一遠(yuǎn)景展望變?yōu)楝F(xiàn)實(shí)。這些直接光纖接口支持多種應(yīng)用,大幅度提高了帶寬容量,同時(shí)降低了系統(tǒng)復(fù)雜度、成本和功耗。
          • 關(guān)鍵字: Altera  FPGA  

          ASIC和FPGA的優(yōu)勢與劣勢

          • ASIC和FPGA的優(yōu)勢與劣勢,ASIC和FPGA具有不同的價(jià)值主張,在作出選擇前必須仔細(xì)評估。兩種種技術(shù)對比。這里介紹了ASIC和FPGA 的優(yōu)勢與劣勢:FPGA與ASIC的設(shè)計(jì)優(yōu)勢
            FPGA 的設(shè)計(jì)優(yōu)勢
          • 關(guān)鍵字: 劣勢  優(yōu)勢  FPGA  ASIC  

          fpga

          • fpga,什么是 FPGA?現(xiàn)場可編程門陣列 (FPGA) 是由通過可編程互連連接的可配置邏輯塊 (CLB) 矩陣構(gòu)成的可編程半導(dǎo)體器件。相對于專為特定設(shè)計(jì)定制構(gòu)建的專用集成電路 (ASIC) 而言,F(xiàn)PGA 能通過編程來滿足應(yīng)用和功能要求。雖
          • 關(guān)鍵字: fpga  

          立體攝像深度感知的FPGA實(shí)現(xiàn)

          • 立體攝像深度感知的FPGA實(shí)現(xiàn),針對立體攝像的深度感知,F(xiàn)PGA解決方案能使處理器的時(shí)間得到緩解,減少或除去器件的成本,例如MPU、DSP、激光器和昂貴的鏡頭。通過提供給機(jī)器人其環(huán)境中的差異測繪,F(xiàn)PGA使機(jī)器人中的CPU專注于重要的高層任務(wù),例如建
          • 關(guān)鍵字: FPGA  實(shí)現(xiàn)  感知  深度  攝像  立體  

          Altium持續(xù)投資聯(lián)合實(shí)驗(yàn)室 強(qiáng)化電子設(shè)計(jì)人才力量

          •   Altium日前宣布與中國礦業(yè)大學(xué)徐海學(xué)院合作共建電子設(shè)計(jì)聯(lián)合實(shí)驗(yàn)室,這也是Altium公司首次與國內(nèi)獨(dú)立學(xué)院聯(lián)合建設(shè)實(shí)驗(yàn)室。Altium公司向徐海學(xué)院捐贈(zèng)了70套價(jià)值人民幣400萬的一體化電子設(shè)計(jì)平臺(tái)正版軟件Altium Designer,以用于電子設(shè)計(jì)教學(xué)及培訓(xùn)活動(dòng)。雙方同時(shí)將合作開展與電子電路設(shè)計(jì)、FPGA數(shù)字電路設(shè)計(jì)及SoPC嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域相關(guān)的教學(xué)合作,全面提升下一代電子設(shè)計(jì)人才的綜合素養(yǎng),并進(jìn)一步強(qiáng)化Altium與中國院校的合作。   中國礦業(yè)大學(xué)副校長、徐海學(xué)院董事長宋學(xué)鋒教授表示
          • 關(guān)鍵字: Altium  FPGA  嵌入式系統(tǒng)  

          基于TDI-CCD的成像FPGA系統(tǒng)軟件設(shè)計(jì)應(yīng)用

          • 摘要:為建立高速、高效、合理的CCD成像軟件系統(tǒng),設(shè)計(jì)TDI-CCD成像系統(tǒng)自頂向下的軟件設(shè)計(jì)結(jié)構(gòu)和模塊化設(shè)計(jì)方法,實(shí)現(xiàn)成像系統(tǒng)FPGA軟件解耦合,給出整體軟件設(shè)計(jì)結(jié)構(gòu)及其性能分析;在系統(tǒng)調(diào)試階段運(yùn)行良好。實(shí)際運(yùn)行
          • 關(guān)鍵字: TDI-CCD  FPGA  成像  系統(tǒng)    

          一種基于SoPC的FPGA在線測試方法

          • 摘要:針對Altera公司現(xiàn)有FPGA在線測試方法無法適應(yīng)大批量測試/激勵(lì)數(shù)據(jù)自動(dòng)傳輸?shù)那闆r,論文提出了一種基于SoPC的FPGA在線測試方法,該方法采用Nios II控制數(shù)據(jù)傳輸過程、DMA協(xié)助數(shù)據(jù)傳輸、FIFO作為數(shù)據(jù)暫存,采用
          • 關(guān)鍵字: SoPC  FPGA  在線測試  方法    

          高階FIR濾波器的計(jì)算機(jī)設(shè)計(jì)與FPGA實(shí)現(xiàn)

          • 摘要:根據(jù)有限沖擊響應(yīng)(FIR)數(shù)字濾波器的原理,綜合運(yùn)用Matlab和FPGA的QuartusⅡ兩大計(jì)算機(jī)軟件,提出了一種利用QuartusⅡ中參數(shù)化宏功能模塊(LPM)的FIR濾波器設(shè)計(jì)方法。首先利用Matlab設(shè)計(jì)濾波器系數(shù),再利用Quart
          • 關(guān)鍵字: FPGA  FIR  濾波器  計(jì)算機(jī)    

          嵌入式工程師為何要選用FPGA

          • 在一個(gè)領(lǐng)域中,如果唯一不變的是變化,那么不需要對電子技術(shù)和設(shè)計(jì)方法的發(fā)展變化做多少回顧,就能見證到變化是如...
          • 關(guān)鍵字: 嵌入式  FPGA  

          基于FPGA的誘發(fā)電位儀完整系統(tǒng)設(shè)計(jì)

          • 摘要:設(shè)計(jì)了基于FPGA的誘發(fā)電位儀完整系統(tǒng)。首先給出了整個(gè)誘發(fā)電位儀的總體設(shè)計(jì),討論了FPGA作為主芯片的各模...
          • 關(guān)鍵字: FPGA  誘發(fā)電位儀  

          面向?qū)ΨQ多核體系結(jié)構(gòu)的FPGA仿真模型

          • 本文提出了一種面向?qū)ΨQ體系結(jié)構(gòu)的FPGA仿真模型,該模型的核心設(shè)計(jì)思想是:分時(shí)復(fù)用仿真系統(tǒng)中的一個(gè)單元來仿真...
          • 關(guān)鍵字: 對稱多核  FPGA  仿真模型  

          利用FPGA實(shí)現(xiàn)用戶自定義測量控制系統(tǒng)

          • NILabVIEW是一個(gè)開放而靈活的開發(fā)環(huán)境,能夠與多種工業(yè)硬件無縫連接,將基于配置的開發(fā)方式和編程語言緊密結(jié)...
          • 關(guān)鍵字: FPGA  測量控制  

          Stratix系列FPGA電源方案設(shè)計(jì)分析

          • Stratix系列FPGA是Altera公司推出的面向高帶寬系統(tǒng)的可編程邏輯器件。Stratix器件具備強(qiáng)大的內(nèi)核性能、存儲(chǔ)...
          • 關(guān)鍵字: Stratix  FPGA  電源  

          賽靈思Verilog(FPGA/CPLD)設(shè)計(jì)小技巧

          • 以下是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度...
          • 關(guān)鍵字: FPGA  賽靈思  Verilog  CPLD  
          共7201條 314/481 |‹ « 312 313 314 315 316 317 318 319 320 321 » ›|

          fpga-pwm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();