EEPW首頁(yè) >>
主題列表 >>
fpga-pwm
fpga-pwm 文章 進(jìn)入fpga-pwm技術(shù)社區(qū)
ST高質(zhì)量PWM數(shù)字功放芯片把FFX系列產(chǎn)品的輸出功率提高到每聲道100W
- 意法半導(dǎo)體宣布該公司高質(zhì)量的數(shù)字功放系列單片音頻解決方案新增一個(gè)數(shù)字功率放大器STA510F。新產(chǎn)品能夠向8歐姆立體聲負(fù)載輸出最高每聲道100W的功率。這個(gè)放大器芯片還能向4歐姆負(fù)載輸出4 x 50W的功率,或者向單聲道負(fù)載輸入200W的功率。 STA510F是為配合ST其它系列的采用ST獨(dú)有的FFX(全靈活放大)數(shù)字調(diào)制技術(shù)的產(chǎn)品而專門(mén)設(shè)計(jì)的,但是也支持其它品牌的采用任何一種PWM調(diào)制方案(如三值增量、相移或二值增量調(diào)制技術(shù))的驅(qū)動(dòng)器。這款功放芯片確保全部PWM輸入信號(hào)的音質(zhì),同時(shí)還為家庭影院
- 關(guān)鍵字: 意法半導(dǎo)體 PWM 芯片 音視頻技術(shù)
CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板的區(qū)別
- ?????市面上尤其是學(xué)校里面可以看到Xilinx公司或者Altera公司各種不同的開(kāi)發(fā)板,其實(shí)只有兩個(gè)大類,CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板。盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點(diǎn),但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點(diǎn):? ?????①?CPLD更適合完成各種組合邏輯,FP?GA更適合于完成時(shí)序邏輯。換句話說(shuō),FPGA更適合于觸發(fā)器豐富的結(jié)
- 關(guān)鍵字: CPLD FPGA 開(kāi)發(fā)板 嵌入式系統(tǒng) 單片機(jī) 嵌入式
實(shí)現(xiàn)電源排序的簡(jiǎn)單電路
- asic、fpga和dsp可能需要多個(gè)電源電壓,而這些電源電壓的啟動(dòng)順序有種種限制。通常電壓值最高的i/o電壓常常必須首先啟動(dòng),然后其他電壓按照從高到低的順序逐一啟動(dòng),最后啟動(dòng)的是芯核電壓。這種情況可能還要求一個(gè)電源線的電壓不能比另一電源線的電壓大一個(gè)二極管壓降以上;否則過(guò)大的電流可從i/o電壓通過(guò)ic回流到較低的電壓,有可能損壞昂貴的ic。你控制這一順序的常用方法是,在排序的相鄰電壓線之間連接外部二極管,以便把一個(gè)較高的電壓嵌位到一個(gè)較低電壓的一個(gè)二極管壓降以內(nèi),從而防止ic中可能出現(xiàn)的閂鎖現(xiàn)象。二
- 關(guān)鍵字: asic fpga dsp 電源
基于FPGA的SOC系統(tǒng)中的串口設(shè)計(jì)
- 1 概述 在基于FPGA的SOC設(shè)計(jì)中,常使用串口作為通信接口,但直接用FPGA進(jìn)行串口通信數(shù)據(jù)的處理是比較繁雜的,特別是直接使用FPGA進(jìn)行串口通信的協(xié)議的解釋和數(shù)據(jù)打包等處理,將會(huì)消耗大量的FPGA硬件資源。 為簡(jiǎn)化設(shè)計(jì),降低硬件資源開(kāi)銷,可以在FPGA中利用IP核實(shí)現(xiàn)的嵌入式微處理器來(lái)對(duì)串口數(shù)據(jù)進(jìn)行處理。 本文中的設(shè)計(jì)采用了XILINX的FPGA,可選用的嵌入式微處理器IP核種類繁多,但基于對(duì)硬件資源開(kāi)銷最少的考慮,最終選用了Picoblaze。 嵌入式微處理器PicoB
- 關(guān)鍵字: FPGA SOC 串口 MCU和嵌入式微處理器
前沿技術(shù)提高圖像處理實(shí)例分析
- intevac是商用和軍用市場(chǎng)光學(xué)產(chǎn)品的前沿開(kāi)發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開(kāi)發(fā),該產(chǎn)品是高性能超低亮度緊湊型攝像機(jī)。該攝像機(jī)最初采用了流行的數(shù)字信號(hào)處理器、幾個(gè)assp和外部存儲(chǔ)器件。系統(tǒng)對(duì)性能的需求越來(lái)越高,工程師團(tuán)隊(duì)決定試驗(yàn)一種替代方案——在可編程邏輯中實(shí)現(xiàn)可配置軟核處理器。這一決定帶來(lái)了以下好處: 達(dá)到了目標(biāo)所要求的性能: 1.在單個(gè)FPGA中集成了分立的元件和數(shù)字信號(hào)處理(dsp)功能 2.功耗降低了近80% 3.將五塊元件板縮減到一塊,顯著
- 關(guān)鍵字: intevac FPGA 圖像處理 音視頻技術(shù)
一種基于FPGA的新型誤碼測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)
- 引言 誤碼儀是評(píng)估信道性能的基本測(cè)量?jī)x器。本文介紹的誤碼儀結(jié)合FPGA 的特點(diǎn),采用全新的積分式鑒相結(jié)構(gòu),提出了一種新的誤碼測(cè)試方法,經(jīng)多次測(cè)試驗(yàn)證,方案可行,設(shè)計(jì)的系統(tǒng)穩(wěn)定。本文設(shè)計(jì)的誤碼儀由兩部分組成:發(fā)信機(jī)和接收機(jī)。 1 發(fā)信機(jī) 發(fā)信機(jī)的主要功能是產(chǎn)生具有隨機(jī)特性的偽隨機(jī)m 序列,通過(guò)FPGA 由VHDL 編程實(shí)現(xiàn)。偽隨機(jī)序列產(chǎn)生原理如下: 圖1 偽隨機(jī)序列產(chǎn)生原理圖 其中,ak-i是各移位寄存器的狀態(tài),Ci對(duì)應(yīng)各寄存器的反饋系數(shù),為1表示參與反饋
- 關(guān)鍵字: FPGA 測(cè)試儀 VHDL MCU和嵌入式微處理器
在FPGA中置入可配置的32位處理器增加設(shè)計(jì)靈活度
- 嵌入式系統(tǒng)與桌面PC結(jié)構(gòu)非常不同,但其底層技術(shù)發(fā)展卻是一樣的,而且遵循著類似發(fā)展趨勢(shì)。當(dāng)桌面PC轉(zhuǎn)向64位架構(gòu)來(lái)滿足不斷增長(zhǎng)的存儲(chǔ)器要求時(shí),嵌入式系統(tǒng)也由于同樣的原因快速轉(zhuǎn)向32位處理器。桌面/服務(wù)器計(jì)算市場(chǎng)主要是圍繞x86架構(gòu),大多數(shù)創(chuàng)新和差異都在系統(tǒng)級(jí),如雙核、四核或多核中央處理架構(gòu)、集成圖像處理器單元和存儲(chǔ)器控制器等等。同樣,嵌入式系統(tǒng)則主要圍繞簡(jiǎn)單的32位RISC處理器,多核架構(gòu)、集成外設(shè)以及可配置處理等系統(tǒng)級(jí)發(fā)展,使得設(shè)計(jì)人員能夠快速適應(yīng)不斷變化的應(yīng)用要求。 根據(jù)iSuppli的研究報(bào)
- 關(guān)鍵字: 嵌入式 FPGA 處理器 MCU和嵌入式微處理器
半導(dǎo)體業(yè)界領(lǐng)袖08新視點(diǎn) 低功耗是一種優(yōu)勢(shì)
- Altera公司產(chǎn)品和企業(yè)市場(chǎng)副總裁DannyBiran 低功耗是一種戰(zhàn)略優(yōu)勢(shì) 在器件的新應(yīng)用上,F(xiàn)PGA功耗和成本結(jié)構(gòu)的改進(jìn)起到了非常重要的作用。Altera針對(duì)低功耗,同時(shí)對(duì)體系結(jié)構(gòu)和生產(chǎn)工藝進(jìn)行改進(jìn),使我們的高端StratixIIIFPGA能夠用于高性能計(jì)算領(lǐng)域,而低成本CycloneIIIFPGA用于軟件無(wú)線電,MaxIIZCPLD則適合便攜式應(yīng)用。 在生產(chǎn)工藝方面,Altera在很大程度上受益于和TSMC的合作。這種緊密的合作關(guān)系使Altera能夠在CycloneIII中充
- 關(guān)鍵字: 處理器 FPGA CPLD 嵌入式
FPGA中的IP集成方法對(duì)比
- 引言 從最初的計(jì)算機(jī)和電話開(kāi)始,互聯(lián)網(wǎng)絡(luò)一直是電子工程的關(guān)鍵構(gòu)成。在超大規(guī)模集成(VLSI)電路時(shí)代,由于MOS晶體管的驅(qū)動(dòng)特性以及片內(nèi)互聯(lián)相對(duì)較大的電容,互聯(lián)網(wǎng)絡(luò)變得尤其重要。 芯片內(nèi)部用于連接功能單元的互聯(lián)網(wǎng)絡(luò)對(duì)芯片性能有很大的影響,甚至是決定性的影響??偩€雖然是一種最簡(jiǎn)單的互聯(lián),但從容量或者電源角度看,卻是較差的選擇,因?yàn)轵?qū)動(dòng)總線以最大速率工作時(shí)需要的電源和空間隨總線電容呈指數(shù)增大。而且,多點(diǎn)連接網(wǎng)絡(luò)也不是一種好選擇,因?yàn)榧词姑看沃恍枰淮螌?duì)話,或者會(huì)話限于最近的鄰居之間,也
- 關(guān)鍵字: FPGA IP 集成 對(duì)比 模擬技術(shù) 電源技術(shù) 模擬IC 電源
fpga-pwm介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473