<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-pwm

          基于FPGA+PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)

          •   當(dāng)前對(duì)于各種加密算法.除了有針對(duì)性的破解算法,最基本的思想就是窮舉密鑰進(jìn)行匹配,通常稱為暴力破解算法。由于暴力破解算法包含密鑰個(gè)數(shù)較多,遍歷的時(shí)間超過(guò)實(shí)際可接受的范圍。如果計(jì)算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)便而具有實(shí)際應(yīng)用的前景。   PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比,具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點(diǎn),用于取代ISA總線而成為目前臺(tái)式計(jì)算機(jī)的事實(shí)I/O總線標(biāo)準(zhǔn),在普通PC機(jī)和工控機(jī)上有著廣泛的應(yīng)
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  PCI  并行計(jì)算  MCU和嵌入式微處理器  

          基于FPGA的分布式算法FIR濾波器設(shè)計(jì)

          •   引 言   FIR(finite impulse response)濾波器是數(shù)字信號(hào)處理系統(tǒng)中最基本的元件,它可以在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性,同時(shí)其單位沖激響應(yīng)是有限的,沒(méi)有輸入到輸出的反饋,是穩(wěn)定的系統(tǒng)。因此,F(xiàn)IR濾波器在通信、圖像處理、模式識(shí)別等領(lǐng)域都有著廣泛的應(yīng)用。   目前FIR濾波器的硬件實(shí)現(xiàn)有以下幾種方式:   一種是使用單片通用數(shù)字濾波器集成電路,這種電路使用簡(jiǎn)單,但是由于字長(zhǎng)和階數(shù)的規(guī)格較少,不易完全滿足實(shí)際需要。雖然可采用多片擴(kuò)展來(lái)滿足要求,但會(huì)增加體積和
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FIR  FPGA  濾波器  MCU和嵌入式微處理器  

          FPGA奔向45納米

          •   Altera公司技術(shù)開(kāi)發(fā)副總裁Mojy Chian博士來(lái)到北京,在媒體座談會(huì)上介紹了該公司45nm IC開(kāi)發(fā)的情況。他說(shuō),45nm相對(duì)65nm的優(yōu)勢(shì)要比65nm相對(duì)90nm的優(yōu)勢(shì)更大,同時(shí)開(kāi)發(fā)難度也更高。Altera通過(guò)選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設(shè)計(jì)和工藝開(kāi)發(fā)的方式來(lái)實(shí)現(xiàn)2008年45nm FPGA的生產(chǎn)。   那個(gè)叫Moore的人真幸運(yùn)。他沒(méi)有發(fā)現(xiàn)真正的物理定律。他只不過(guò)總結(jié)并預(yù)測(cè)了半導(dǎo)體產(chǎn)業(yè)的發(fā)展規(guī)律,但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學(xué)家都著名。說(shuō)他幸運(yùn),是因?yàn)槟莻€(gè)
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  45納米  IC  模擬IC  

          ST電源管理產(chǎn)品陣容新增高集成度微型PWM控制器

          •   意法半導(dǎo)體近日宣布,電源管理芯片產(chǎn)品組合新增一系列高靈活性、高性能的脈寬調(diào)制(PWM)控制器,這些產(chǎn)品的目標(biāo)應(yīng)用是計(jì)算機(jī)主板和負(fù)載點(diǎn)設(shè)備(POL)市場(chǎng)。新系列產(chǎn)品共有四款產(chǎn)品:L6726A、L6727、L6728和L6728A。在一個(gè)標(biāo)準(zhǔn)的SO-8或微型3x3mm DFN封裝內(nèi),這些產(chǎn)品集成了電壓參考電路、控制邏輯電路、柵驅(qū)動(dòng)器以及電壓監(jiān)控和保護(hù)電路。其中有兩款芯片還提供了適合高端應(yīng)用的附加功能,例如,一個(gè)用于報(bào)告電源狀態(tài)的PowerGOOD輸出引腳和實(shí)現(xiàn)準(zhǔn)確的過(guò)壓和欠壓保護(hù)功能的輸出電壓檢測(cè)。  
          • 關(guān)鍵字: 工業(yè)控制  意法半導(dǎo)體  PWM  控制器  其他IC  制程  

          基于TMP04的PIC單片機(jī)測(cè)溫實(shí)現(xiàn)

          •   摘要:數(shù)字化溫度傳感器可以直接將溫度量以數(shù)字脈沖信號(hào)形式輸出,具有測(cè)量精度高、抗干擾能力強(qiáng)、傳輸距離遠(yuǎn)、外圍接口電路簡(jiǎn)單等諸多優(yōu)點(diǎn)。同時(shí)數(shù)字溫度傳感器還可直接與微處理器進(jìn)行接口,大大方便了傳感器輸出信號(hào)的處理。本文以PWM模式輸出的TMP04型數(shù)字式溫度傳感器為例,介紹由PCI單片機(jī)實(shí)現(xiàn)的幾種測(cè)溫方案,并給出軟件設(shè)計(jì)流程。   關(guān)鍵詞:數(shù)字式溫度傳感器 PCI單片機(jī) TMP04 PWM 1 引言   在大多數(shù)測(cè)控系統(tǒng)中,溫度都是必不可少的檢測(cè)量,溫度傳感器也是測(cè)控系統(tǒng)中十分重要的傳感器件。隨著
          • 關(guān)鍵字: 數(shù)字式溫度傳感器  PCI單片機(jī)  TMP04  PWM  MCU和嵌入式微處理器  

          C語(yǔ)言平臺(tái) 縮短SoC前期設(shè)計(jì)時(shí)間

          •   在設(shè)計(jì)上能減少結(jié)構(gòu)探索時(shí)間的C語(yǔ)言平臺(tái),在結(jié)構(gòu)上如何以新思考突破?   以往半導(dǎo)體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype),接著鎖定幾項(xiàng)晶片重要規(guī)格,依此找出最適合該晶片的結(jié)構(gòu),這種方式最大缺點(diǎn)是作業(yè)時(shí)間非常冗長(zhǎng)。然而,C語(yǔ)言平臺(tái)的設(shè)計(jì)方式則是,利用軟體模擬分析檢討晶片結(jié)構(gòu),以往FPGA平臺(tái)的樣品,大約需要半年左右的結(jié)構(gòu)探索時(shí)間,如果採(cǎi)用C語(yǔ)言平臺(tái)的設(shè)計(jì)方式,只需要花費(fèi)約2周~1個(gè)月的時(shí)間。   目前開(kāi)發(fā)最快的是日本沖電氣,以
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  C語(yǔ)言  SoC  FPGA  MCU和嵌入式微處理器  

          意法半導(dǎo)體新推出高集成度的微型PWM控制器芯片

          •   意法半導(dǎo)體宣布,電源管理芯片產(chǎn)品組合新增一系列高靈活性、高性能的脈寬調(diào)制(PWM)控制器,這些產(chǎn)品的目標(biāo)應(yīng)用是計(jì)算機(jī)主板和負(fù)載點(diǎn)設(shè)備(POL)市場(chǎng)。新系列產(chǎn)品共有四款產(chǎn)品:L6726A、L6727、L6728和L6728A。在一個(gè)標(biāo)準(zhǔn)的SO-8或微型3x3mm DFN封裝內(nèi),這些產(chǎn)品集成了電壓參考電路、控制邏輯電路、柵驅(qū)動(dòng)器以及電壓監(jiān)控和保護(hù)電路。其中有兩款芯片還提供了適合高端應(yīng)用的附加功能,例如,一個(gè)用于報(bào)告電源狀態(tài)的PowerGOOD輸出引腳和實(shí)現(xiàn)準(zhǔn)確的過(guò)壓和欠壓保護(hù)功能的輸出電壓檢測(cè)。   L
          • 關(guān)鍵字: 意法半導(dǎo)體  工業(yè)控制  PWM  控制器芯片  現(xiàn)場(chǎng)總線  

          FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

          •   1 引言   隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展,語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中,壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤中,有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng),未使用專用的語(yǔ)音處理芯片,不需要擴(kuò)展接口電路,只利用FPGA作為核心控制器,就能完成語(yǔ)音信號(hào)的數(shù)字化處理,即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。   2 系統(tǒng)總體結(jié)構(gòu)   數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  語(yǔ)音存儲(chǔ)  MCU和嵌入式微處理器  

          基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器的實(shí)現(xiàn)

          •   64 Kbit/s的A律或μ律的對(duì)數(shù)壓擴(kuò)PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用,但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu),PCM編碼不適合無(wú)線語(yǔ)音系統(tǒng)的應(yīng)用。連續(xù)可變斜率增量(Continuously Variable Slope Delta,CVSD)調(diào)制以其較低的應(yīng)用難度、成本和編碼速率,較好的語(yǔ)音質(zhì)量廣泛應(yīng)用于戰(zhàn)術(shù)通信網(wǎng)、衛(wèi)星通信、藍(lán)牙等無(wú)線語(yǔ)音傳輸領(lǐng)域。近年來(lái)FPGA不斷發(fā)展演化,并在構(gòu)架方面針對(duì)DSP應(yīng)用有了顯著增強(qiáng)。這些增強(qiáng)使得FPGA能夠支持各領(lǐng)域的眾多復(fù)雜D
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  CVSD  語(yǔ)音編解碼器  MCU和嵌入式微處理器  

          基于FPGA的32Kbit/s CVSD語(yǔ)音編解碼器的實(shí)現(xiàn)

          • 筆者結(jié)合FPGA的靈活性、強(qiáng)大的數(shù)字信號(hào)處理能力、較短的開(kāi)發(fā)周期,提出了基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器。
          • 關(guān)鍵字: FPGA  CVSD  Kbit  32    

          采用AVR單片機(jī)對(duì)FPGA進(jìn)行配置

          •     Altera公司的ACEX、FLEX等系列的FPGA芯片應(yīng)用廣泛,但其FPGA基于SRAM結(jié)構(gòu),決定電路邏輯功能的編程數(shù)據(jù)存儲(chǔ)于SRAM中。由于SRAM的易失性,每次上電時(shí)必須重新把編程數(shù)據(jù)裝載到SRAM中,這一過(guò)程就是FPGA的配置過(guò)程。FPGA的配置分為主動(dòng)式和被動(dòng)式。在主動(dòng)模式下,F(xiàn)PGA上電后主動(dòng)將配置數(shù)據(jù)從專用的EPROM(如EPC1,EPC2等)加載到SRAM中。被動(dòng)模式下,F(xiàn)PGA為從屬器件,由相應(yīng)的控制電路或微處理器控制配置過(guò)程,包括通過(guò)下載
          • 關(guān)鍵字: 單片機(jī)  FPGA  MCU和嵌入式微處理器  

          FPGA的堆疊封裝,欲革背板與SoC的命

          •   FPGA最基本的應(yīng)用是橋接。隨著FPGA的門數(shù)不斷提高,雄心勃勃的FPGA巨頭們?cè)缫巡粷M足這些,他們向著信號(hào)處理、互聯(lián)性和高速運(yùn)算方向發(fā)展。未來(lái),F(xiàn)PGA還有望與模擬和存儲(chǔ)器廠商合作,做出SIP(堆疊封裝)。   最近,筆者訪問(wèn)了Xilinx公司的CTO Ivo Bolsens,他說(shuō)未來(lái)的FPGA一方面是在功耗、性能、價(jià)格方面進(jìn)行不停地改進(jìn),未來(lái)將出現(xiàn)革命性的變化就是利用推迭封裝(SIP),一個(gè)封裝里面放多個(gè)裸片的技術(shù),那么FPGA平臺(tái)可能就會(huì)成為一個(gè)標(biāo)準(zhǔn)的、虛擬的SoC(Virtual SoC)的
          • 關(guān)鍵字: FPGA  SoC  MCU和嵌入式微處理器  

          基于FPGA的計(jì)算機(jī)防視頻信息泄漏系統(tǒng)設(shè)計(jì)

          •   假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計(jì)算機(jī)每個(gè)像素點(diǎn)的圖像信號(hào)經(jīng)過(guò)數(shù)字光處理DLP(Digital Light Processing)后,存入SDRAM雙向緩存器,當(dāng)一幀圖像接收完畢時(shí),內(nèi)部數(shù)據(jù)處理電路同時(shí)激發(fā)各像素點(diǎn)對(duì)應(yīng)的微鏡運(yùn)動(dòng),完成一幀圖像的顯示。DMD顯示器峰值數(shù)字驅(qū)動(dòng)電壓不超過(guò)33.5V,電磁輻射很低,且各微鏡片同時(shí)驅(qū)動(dòng),形成相互干擾的向外輻射信號(hào),解碼難度極大,從而使其成為無(wú)信息泄漏的顯示器。此時(shí),視頻電纜的輻射在整個(gè)視頻通路
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  視頻信息  MCU和嵌入式微處理器  
          共7224條 452/482 |‹ « 450 451 452 453 454 455 456 457 458 459 » ›|

          fpga-pwm介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();