<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-pwm

          高性能混合集成DC/DC變換器

          • 高性能混合集成DC/DC變換器-隨著航天航空等電子工程系統(tǒng)小型化技術(shù)的發(fā)展,整機(jī)電源供電系統(tǒng)開始采用由混合集成DC/DC電源變換器構(gòu)成的分布式供電設(shè)計(jì)方案,取代傳統(tǒng)的由分立元器件組成的電源集中供電方式。
          • 關(guān)鍵字: 穩(wěn)壓電路  PWM  DC/DC變換器  

          基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計(jì)解析

          • 基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計(jì)解析-多道脈沖幅度分析儀和射線能譜儀是核監(jiān)測與和技術(shù)應(yīng)用中常用的儀器。
          • 關(guān)鍵字: 硬件設(shè)計(jì)  脈沖分析器  FPGA  

          利用可編程振蕩器增強(qiáng)FPGA應(yīng)用

          • 利用可編程振蕩器增強(qiáng)FPGA應(yīng)用-可編程時(shí)鐘振蕩器用作FPGA系統(tǒng)的時(shí)序參考,可提供一系列優(yōu)勢。其中首要優(yōu)勢是為了實(shí)現(xiàn)時(shí)鐘樹優(yōu)化而進(jìn)行高分辨率頻率選擇時(shí)所帶來的設(shè)計(jì)靈活性,另一個(gè)巨大優(yōu)勢是具有可以減少電磁干擾(EMI)的擴(kuò)頻調(diào)制功能。
          • 關(guān)鍵字: DLL  PLL  FPGA  

          基于FPGA多路冗余視覺信號的處理

          • 基于FPGA多路冗余視覺信號的處理-采用以FPGA作為核心處理器實(shí)現(xiàn)了對多路DVI視頻冗余信號的解碼、編碼實(shí)時(shí)處理以及輸出顯示,并且信號通道增加冗余設(shè)計(jì),因而加強(qiáng)了系統(tǒng)的穩(wěn)定性和可靠性。電路設(shè)計(jì)簡潔,具有較強(qiáng)的靈活性和擴(kuò)展性。通過實(shí)際測試結(jié)果表明,系統(tǒng)能夠流暢地對1600×1200分辨率,60 Hz刷新率,24位真彩色的高清視頻進(jìn)行實(shí)時(shí)處理,其系統(tǒng)可靠、穩(wěn)定,實(shí)用性強(qiáng)。
          • 關(guān)鍵字: FPGA  圖像處理  DVI  

          基于FPGA的軟硬件協(xié)同仿真加速技術(shù)

          • 基于FPGA的軟硬件協(xié)同仿真加速技術(shù)-在系統(tǒng)設(shè)計(jì)中,硬件復(fù)雜電路設(shè)計(jì)的調(diào)試與仿真工作對于設(shè)計(jì)者來說十分困難。為了降低仿真復(fù)雜度,加快仿真速度,本文提出利用FPGA加速的思想,實(shí)現(xiàn)軟硬件協(xié)同加速仿真。經(jīng)過實(shí)驗(yàn),相對于純軟件仿真,利用軟硬件協(xié)同加速仿真技術(shù),仿真速度提高近30倍,大大縮短了仿真時(shí)間。
          • 關(guān)鍵字: FPGA  軟硬件協(xié)同仿真  仿真加速  

          基于FPGA實(shí)現(xiàn)VGA的彩色圖片顯示

          • 基于FPGA實(shí)現(xiàn)VGA的彩色圖片顯示-VGA作為一種標(biāo)準(zhǔn)顯示接口,廣泛應(yīng)用于各種智能控制的顯示終端。伴隨著電子產(chǎn)業(yè)的不斷發(fā)展,尤其是高速圖像處理的發(fā)展對可以將實(shí)時(shí)圖像進(jìn)行高速處理有了更高的要求。這里根據(jù)VGA接口的原理,通過FPGA對VGA進(jìn)行控制,實(shí)現(xiàn)任一彩色圖像的顯示。通過采用FPGA設(shè)計(jì)VGA接口可以將要顯示的數(shù)據(jù)直接送到液晶顯示器,節(jié)省了計(jì)算機(jī)的處理過程,加快了數(shù)據(jù)的處理速度,節(jié)約了硬件成本。
          • 關(guān)鍵字: VGA  MATLAB  FPGA  

          一種新型光伏控制器PWM控制的解決方案

          • 一種新型光伏控制器PWM控制的解決方案-本文針對現(xiàn)有光伏控制器控制模式的不足,提出一種精粗調(diào)組合的新型PWM精確控制的解決方案,將太陽能電池分成N個(gè)獨(dú)立的太陽能子陣,只令一路子陣采用PWM控制作為精調(diào),其余子陣采用普通開關(guān)控制作為粗調(diào),具有控制電流精度高、穩(wěn)壓效果好、動態(tài)熱損耗小、體積和重量小、成本低、易于實(shí)現(xiàn)等優(yōu)點(diǎn),特別適合大功率應(yīng)用。
          • 關(guān)鍵字: C8051F020  光伏控制器  PWM  

          基于FPGA的超寬帶數(shù)字下變頻設(shè)計(jì)

          • 基于FPGA的超寬帶數(shù)字下變頻設(shè)計(jì)-本文介紹了基于FPGA、以并行多相濾波結(jié)構(gòu)為算法基礎(chǔ)的超寬帶數(shù)字下變頻技術(shù)。設(shè)計(jì)過程包括高速AD信號降速預(yù)處理,應(yīng)用SysGen開發(fā)環(huán)境完成的數(shù)字混頻、多相濾波和數(shù)據(jù)抽取,并通過仿真驗(yàn)證了算法的可行性。
          • 關(guān)鍵字: FPGA  變頻技術(shù)  

          如何調(diào)試數(shù)字硬件設(shè)計(jì)?

          • 如何調(diào)試數(shù)字硬件設(shè)計(jì)?-工程設(shè)計(jì)項(xiàng)目中最令人振奮的時(shí)刻之一就是第一次將硬件移到實(shí)驗(yàn)室準(zhǔn)備開始集成測試的時(shí)候。開發(fā)過程中的這個(gè)階段通常需要很長時(shí)間,也會對所有的項(xiàng)目工程師造成很大的壓力。不過,現(xiàn)有的工具和方法能減輕壓力,幫助推進(jìn)項(xiàng)目進(jìn)展。
          • 關(guān)鍵字: 硬件調(diào)試  FPGA  

          FPGA工程師不得不知的FPGA設(shè)計(jì)經(jīng)驗(yàn)

          • FPGA工程師不得不知的FPGA設(shè)計(jì)經(jīng)驗(yàn)-在IC工業(yè)中有許多不同的領(lǐng)域,IC設(shè)計(jì)者的特征也會有些不同。在A領(lǐng)域的一個(gè)好的IC設(shè)計(jì)者也許會花很長時(shí)間去熟悉B領(lǐng)域的知識。在我們職業(yè)生涯的開始,我們應(yīng)該問我們自己一些問題,我們想要成為怎樣的IC設(shè)計(jì)者?消費(fèi)?PC外圍?通信?微處理器或DSP?等等。
          • 關(guān)鍵字: FPGA  

          透過設(shè)計(jì)實(shí)例揭秘FPGA電源的N個(gè)考慮事項(xiàng)

          • 透過設(shè)計(jì)實(shí)例揭秘FPGA電源的N個(gè)考慮事項(xiàng)-本文分析了針對FPGA的電源要求,提供了關(guān)于如何將其放在PCB上和放在什么位置的指導(dǎo),并通過一個(gè)設(shè)計(jì)示例讓讀者熟悉設(shè)計(jì)步驟,設(shè)計(jì)當(dāng)中FPGA所在的系統(tǒng)由12 V總線供電,這是來自市電供電SMPS的主輸出。
          • 關(guān)鍵字: FPGA電源  PCB  Altera  Xilinx  FPGA  

          新手福音:概述學(xué)習(xí)FPGA的一些常見誤區(qū)

          • 新手福音:概述學(xué)習(xí)FPGA的一些常見誤區(qū)-很多剛開始學(xué)習(xí)FPGA的朋友們經(jīng)常會遇上一些誤區(qū)而無從解決,F(xiàn)PGA為什么是可以編程的?通過HDL語言怎么看都看不出硬件結(jié)構(gòu)?...本文就這個(gè)方面進(jìn)行解析。
          • 關(guān)鍵字: 可編程邏輯器件  FPGA  HDL  FPGA教程  

          SoC FPGA:產(chǎn)品開發(fā)中的自適應(yīng)性能分析

          • SoC FPGA:產(chǎn)品開發(fā)中的自適應(yīng)性能分析-SoC新器件包括ARM應(yīng)用處理器和FPGA架構(gòu),為推出更高效的產(chǎn)品帶來了新機(jī)遇。片內(nèi)調(diào)試硬件、FPGA工具和軟件調(diào)試以及分析工具的創(chuàng)新已經(jīng)與硬件創(chuàng)新相匹配,因此,開發(fā)這些器件以及充分發(fā)揮其功率特性優(yōu)勢變得與在固定的ASIC器件上開發(fā)軟件一樣簡單高效。
          • 關(guān)鍵字: 硬核處理器  DS-5  Linux  FPGA  ARM  Altera  

          高云半導(dǎo)體簽約北高智為中國區(qū)授權(quán)代理商

          •   廣東深圳,2017年10月20日訊,廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)正式授權(quán)香港北高智科技有限公司(以下簡稱“北高智”)為高云半導(dǎo)體中國區(qū)(含香港、澳門地區(qū))非獨(dú)家代理商。授權(quán)簽約儀式于今日在北高智總部深圳舉行?!  氨备咧鞘且患耶a(chǎn)品和市場覆蓋都非常廣泛的優(yōu)秀本土代理商,技術(shù)實(shí)力不俗,是一家技術(shù)方案型代理商?!备咴瓢雽?dǎo)體市場副總裁兼中國區(qū)銷售總監(jiān)黃俊先生表示,“北高智在消費(fèi)類、工控類、汽車電子、LED等市場都有不錯的客戶群體、客戶關(guān)系,很適合成為我們強(qiáng)有力的區(qū)域渠道合作伙伴,為
          • 關(guān)鍵字: 高云半導(dǎo)體  FPGA  

          DC-DC變換器原理解析

          • DC-DC變換器原理解析-系統(tǒng)采用電壓閉環(huán)控制方式,調(diào)節(jié)器采用變參數(shù)數(shù)字PI算法,實(shí)現(xiàn)了模擬系統(tǒng)難以實(shí)現(xiàn)的復(fù)雜算法和方便靈活的移相控制方案。通過一臺2 kW樣機(jī)進(jìn)行了實(shí)驗(yàn),實(shí)驗(yàn)系統(tǒng)的開關(guān)頻率為2 kHz。
          • 關(guān)鍵字: DC-DC  PWM  TMS320LF2407A  
          共7200條 50/480 |‹ « 48 49 50 51 52 53 54 55 56 57 » ›|

          fpga-pwm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();