<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fpga-pwm

          一種基于FPGA的幀同步提取方法的研究

          • 簡(jiǎn)要地介紹了M序列碼作為同步頭的幀同步提取的原理。在研究了相關(guān)處理的基礎(chǔ)上,提出了采用補(bǔ)碼配對(duì)相減匹配濾波法實(shí)現(xiàn)同步提取的新方法。該方法僅利用減法器和加法器,不僅使電路設(shè)計(jì)簡(jiǎn)單,而且使電路得到極大的優(yōu)化,大大節(jié)省了FPGA內(nèi)部資源。
          • 關(guān)鍵字: M序列碼  幀同步提取  FPGA  

          針對(duì)FPGA優(yōu)化的高分辨率時(shí)間數(shù)字轉(zhuǎn)換陣列電路

          • 介紹一種針對(duì)FPGA優(yōu)化的時(shí)間數(shù)字轉(zhuǎn)換陣列電路。利用FPGA片上鎖相環(huán)對(duì)全局時(shí)鐘進(jìn)行倍頻與移相,通過時(shí)鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問題,完成時(shí)間數(shù)字轉(zhuǎn)換的功能。
          • 關(guān)鍵字: 時(shí)間數(shù)字轉(zhuǎn)換  鎖相環(huán)  FPGA  

          多項(xiàng)式擬合在log-add算法單元中的應(yīng)用及其FPGA實(shí)現(xiàn)

          • 綜合考慮面積和速度等因素,采用一次多項(xiàng)式擬合實(shí)現(xiàn)了簡(jiǎn)單快速的log-add算法單元。實(shí)驗(yàn)結(jié)果表明,在相同的精度要求下,其FPGA實(shí)現(xiàn)資源占用合理,硬件開銷好于其他次數(shù)的多項(xiàng)式擬合實(shí)現(xiàn)方案。
          • 關(guān)鍵字: log-add算法單元  多項(xiàng)式擬合  FPGA  

          Canny算法的改進(jìn)及FPGA實(shí)現(xiàn)

          • 通過對(duì)傳統(tǒng)Canny邊緣檢測(cè)算法的分析提出了相應(yīng)的改進(jìn)方法。通過模板代替卷積、適當(dāng)?shù)慕谱儞Q、充分利用并行處理單元等使其能夠用FPGA實(shí)現(xiàn)。
          • 關(guān)鍵字: Canny邊緣檢測(cè)算法  卷積  FPGA  

          基于FPGA的三相PWM發(fā)生器

          • 介紹了基于FPGA設(shè)計(jì)的三相PWM發(fā)生器。該發(fā)生器具有靈活和可編程等優(yōu)點(diǎn),可應(yīng)用于交流電機(jī)驅(qū)動(dòng)用的三相電壓源逆變器。實(shí)驗(yàn)結(jié)果驗(yàn)證了本設(shè)計(jì)的有效性。
          • 關(guān)鍵字: PWM發(fā)生器  三相逆變器  FPGA  

          基于小波變換的ECG信號(hào)壓縮及其FPGA實(shí)現(xiàn)

          • 小波變換在ECG信號(hào)處理中的應(yīng)用得到了很多研究人員的關(guān)注。本文研究了5層5/3提升小波變換及其反變換的FPGA實(shí)現(xiàn),并將其應(yīng)用于ECG信號(hào)的壓縮,在均方誤差可控的范圍內(nèi)獲得了較大的壓縮比,并利用設(shè)計(jì)的硬核實(shí)現(xiàn)了信號(hào)的重建。
          • 關(guān)鍵字: ECG信號(hào)處理  小波變換  FPGA  

          獨(dú)立式多分辨率VGA/DVI壓縮存儲(chǔ)系統(tǒng)

          • 一種獨(dú)立式多分辨率VGA/DVI壓縮存儲(chǔ)系統(tǒng),該系統(tǒng)支持VGA/DVI輸入,同時(shí)支持SVGA、XGA、SXGA、UXGA、1080p等任意分辨率圖像的連續(xù)壓縮和存儲(chǔ)。在100 MHz時(shí)鐘頻率下,系統(tǒng)可以對(duì)圖像SXGA和UXGA實(shí)時(shí)壓縮為(25幀/s)和(17幀/s)。實(shí)驗(yàn)表明,在不同碼率下,系統(tǒng)的單幀圖像壓縮性能與JPEG2000標(biāo)準(zhǔn)近似,PSNR值優(yōu)于JPEG標(biāo)準(zhǔn)。
          • 關(guān)鍵字: VGA/DVI壓縮存儲(chǔ)系統(tǒng)  圖像壓縮  FPGA  

          SAR高速海量數(shù)據(jù)存儲(chǔ)與回放系統(tǒng)設(shè)計(jì)

          • 為了解決SAR匹配成像數(shù)據(jù)以及合成孔徑雷達(dá)中頻采樣后高速海量數(shù)據(jù)的存儲(chǔ)問題,介紹了一種基于FPGA控制的NAND Flash數(shù)據(jù)存儲(chǔ)及回放系統(tǒng)設(shè)計(jì)方案。實(shí)驗(yàn)證明,該系統(tǒng)能以3 Gb/s碼流實(shí)時(shí)存儲(chǔ)數(shù)據(jù)具有強(qiáng)實(shí)時(shí)性,且性能穩(wěn)定,有很好的工程使用價(jià)值。
          • 關(guān)鍵字: 合成孔徑雷達(dá)  海量數(shù)據(jù)存儲(chǔ)  FPGA  

          一種跳頻MSK信號(hào)檢測(cè)算法及FPGA實(shí)現(xiàn)

          • 為了準(zhǔn)確截獲并識(shí)別目標(biāo)信號(hào),針對(duì)軍事通信信號(hào)環(huán)境設(shè)計(jì)了一種MSK信號(hào)檢測(cè)識(shí)別方法,并使用FPGA進(jìn)行了設(shè)計(jì)實(shí)現(xiàn)。
          • 關(guān)鍵字: MSK信號(hào)檢測(cè)  頻譜利用率  FPGA  

          一種改進(jìn)型surendra背景更新算法的FPGA實(shí)現(xiàn)

          • 針對(duì)現(xiàn)有的動(dòng)態(tài)背景提取運(yùn)動(dòng)目標(biāo)物體算法復(fù)雜且難以在硬件上實(shí)現(xiàn)的問題,研究了改進(jìn)型surendra背景更新算法原理的特點(diǎn),提出了改進(jìn)型surendra背景更新算法的硬件結(jié)構(gòu),并對(duì)硬件結(jié)構(gòu)進(jìn)行綜合、仿真后,在FPGA芯片上實(shí)現(xiàn)。
          • 關(guān)鍵字: 運(yùn)動(dòng)目標(biāo)提取  surendra背景更新算法  FPGA  

          基于FPGA+DSP的智能車全景視覺系統(tǒng)

          • 為實(shí)現(xiàn)智能車全景視覺系統(tǒng)的應(yīng)用研究平臺(tái),設(shè)計(jì)了一種基于FPGA+雙DSP的實(shí)時(shí)6通道數(shù)字圖像采集與處理系統(tǒng)。該系統(tǒng)由兩片F(xiàn)PGA與兩個(gè)DSP組成。第一個(gè)FPGA進(jìn)行多通道視覺圖像采集的同步控制、邏輯處理,第二片F(xiàn)PGA輔助DSP進(jìn)行海量圖像數(shù)據(jù)的高速并行處理。
          • 關(guān)鍵字: 全景視覺系統(tǒng)  FPGA+DSP  數(shù)字圖像采集與處理系統(tǒng)  

          基于FPGA和多DSP的高速視覺測(cè)量系統(tǒng)的研究

          • 針對(duì)高速視覺測(cè)量系統(tǒng)數(shù)據(jù)處理速度快、數(shù)據(jù)處理量大的特點(diǎn),將FPGA技術(shù)與DSP技術(shù)相結(jié)合,研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺測(cè)量系統(tǒng)。詳細(xì)介紹了FPGA技術(shù)與多DSP技術(shù)在數(shù)字圖像處理過程中的不同應(yīng)用、高速視覺測(cè)量系統(tǒng)的總體結(jié)構(gòu)以及各部分的工作原理。
          • 關(guān)鍵字: 高速視覺測(cè)量系統(tǒng)  DSP  FPGA  

          基于FPGA的915 MHz射頻讀卡器設(shè)計(jì)

          • 參照ISO/IEC 18000-6 Type B 協(xié)議設(shè)計(jì)了一款工作頻率為915 MHz的射頻讀卡器,采用FPGA完成協(xié)議中規(guī)定的數(shù)字信號(hào)處理,C8051F020單片機(jī)作為主控器。利用Verilog HDL硬件描述語言,搭建FPGA內(nèi)部各個(gè)小模塊及系統(tǒng)的驗(yàn)證平臺(tái),選用Altera公司Cyclone系列的EP1C6Q240C8芯片為目標(biāo)器件,使用Quartus II進(jìn)行綜合,并通過時(shí)序和功能驗(yàn)證。
          • 關(guān)鍵字: 射頻讀卡器  數(shù)字信號(hào)處理  FPGA  

          數(shù)字電視CAS中DES加密模塊的FPGA實(shí)現(xiàn)

          • 一種基于FPGA的數(shù)據(jù)加密標(biāo)準(zhǔn)算法的實(shí)現(xiàn)。就資源優(yōu)先和性能優(yōu)先分別使用循環(huán)法和流水線法對(duì)DES加密算法進(jìn)行了設(shè)計(jì),并對(duì)其進(jìn)行了比較。通過采用子密鑰簡(jiǎn)單產(chǎn)生和ROM優(yōu)化S盒的方法,對(duì)流水線法進(jìn)行改進(jìn),達(dá)到了資源占用率低、加密速度快的效果。
          • 關(guān)鍵字: 數(shù)據(jù)加密標(biāo)準(zhǔn)算法  DES  FPGA  流水線  

          基于FPGA的測(cè)量數(shù)據(jù)存儲(chǔ)交換技術(shù)

          • 以AT45DB041B為例,將FPGA和大容量串行flash存儲(chǔ)芯片的優(yōu)點(diǎn)有效地結(jié)合起來,實(shí)現(xiàn)了FPGA對(duì)串行存儲(chǔ)芯片的高效讀寫操作,完成了對(duì)大量測(cè)量數(shù)據(jù)的存儲(chǔ)處理和與上位機(jī)的交換,并在某電力局項(xiàng)目工頻場(chǎng)強(qiáng)環(huán)境監(jiān)測(cè)儀中成功應(yīng)用。
          • 關(guān)鍵字: Flash  串行存儲(chǔ)  FPGA  
          共7200條 84/480 |‹ « 82 83 84 85 86 87 88 89 90 91 » ›|

          fpga-pwm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();