fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

NS推出全新視頻系統(tǒng)時鐘電路模塊參考設(shè)計(jì)

　　美國國家半導(dǎo)體公司 (National Semiconductor Corporation)宣布推出一款可支持Xilinx ML571 串行數(shù)字視頻系統(tǒng)開發(fā)電路板的全新視頻系統(tǒng)時鐘電路模塊參考設(shè)計(jì)。Xilinx 公司的ML571電路板只要加裝美國國家半導(dǎo)體該款時鐘電路模塊，便可確保內(nèi)置串行/解串器的Virtex -5 LXT FPGA芯片在時鐘抖動方面有更卓越的表現(xiàn)，從而使許多采用FPGA 的視頻系統(tǒng)解決方案易符合電影與電視工程師協(xié)會(SMPTE)的SMPTE 424M的抖動標(biāo)準(zhǔn)。該參考設(shè)計(jì)模塊可以簡
關(guān)鍵字： NS 視頻時鐘電路 FPGA

同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA實(shí)現(xiàn)

摘要：在簡要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上，采用VHDL語言對同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計(jì)，并在ISE集成環(huán)境下進(jìn)行了設(shè)計(jì)描述、綜合、布局布線及時序仿真，取得了正確的設(shè)計(jì)結(jié)果，同時利用中小容量的FPGA實(shí)現(xiàn)了同步數(shù)字復(fù)接功能。關(guān)鍵詞：同步數(shù)字復(fù)接/分接 FPGA 位同步幀同步檢測　　基群速率數(shù)字信號的合成設(shè)備和分接設(shè)備是電信網(wǎng)絡(luò)中使用較多的關(guān)鍵設(shè)備，在數(shù)字程控交換機(jī)的用戶模塊、小靈通基站控制器和集團(tuán)電話中都需要使用這種同步數(shù)字復(fù)接設(shè)備。近年來，隨著需要自建內(nèi)部通信系統(tǒng)的公司和企
關(guān)鍵字： FPGA 同步數(shù)字復(fù)接/分接位同步幀同步檢測

FPGA的多路可控脈沖延遲系統(tǒng)

摘要采用數(shù)字方法和模擬方法設(shè)計(jì)了一種最大分辨率為0.15 ns級的多路脈沖延遲系統(tǒng)，可以實(shí)現(xiàn)對連續(xù)脈沖信號的高分辨率可控延遲；采用Flash FPGA克服了現(xiàn)有SRAM FPGA系統(tǒng)掉電后程序丟失的缺點(diǎn)，提高了系統(tǒng)反應(yīng)速度。本系統(tǒng)適用于需要將輸入脈沖信號進(jìn)行精確延遲來產(chǎn)生測試或控制用的連續(xù)脈沖信號場合，具有很強(qiáng)的適用性。關(guān)鍵詞數(shù)字方法模擬方法分辨率脈沖延遲 ProASIC3 　　在科學(xué)研究、通信和一些自動控制中，經(jīng)常需要精確定時的
關(guān)鍵字： FPGA 數(shù)字方法模擬方法分辨率脈沖延遲 ProASIC3

NS模塊確保Xilinx的視頻電路具超低抖動時鐘

2008年9月12日，美國國家半導(dǎo)體公司(NationalSemiconductorCorporation)宣布推出一款可支持XilinxML571...
關(guān)鍵字： Xilinx ML571 Virtex-5 LXT FPGA 超低抖動時鐘

FPGA系統(tǒng)內(nèi)部邏輯在線測試技術(shù)研究

　　1 引言　　隨著FPGA向低成本、低功耗、高性能方向發(fā)展，其I／O引腳大多采用微間距TOFP或BGA封裝工藝，因而使引出多種內(nèi)部信號的I／O引腳以及FPGA的驗(yàn)證工作變得非常困難，同時FPGA的驗(yàn)證和調(diào)試耗時占總開發(fā)時間的50％以上。　　在驗(yàn)證和調(diào)試系統(tǒng)時，傳統(tǒng)上是把信號線引到I／O引腳，然后采用示波器、邏輯分析儀或總線分析儀進(jìn)行測量和分析。由于這些設(shè)備相當(dāng)昂貴，而且調(diào)試時又需要許多連線夾，因此一不小心就會燒壞器件或電路板。　　伴隨著EDA 工具的快速發(fā)展，Altera公司在Quartus
關(guān)鍵字： FPGA I／O EDA QuartusⅡ 存儲

FFT實(shí)時譜分析系統(tǒng)的FPGA設(shè)計(jì)和實(shí)現(xiàn)

摘要：采用按時間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計(jì)算機(jī)(CORDIC)算法實(shí)現(xiàn)了一個FFT實(shí)時譜分析系統(tǒng)。整個設(shè)計(jì)采用流水線工作方式，保證了系統(tǒng)的速度，避免了瓶頸的出現(xiàn)；整個系統(tǒng)采用FPGA實(shí)現(xiàn)，實(shí)驗(yàn)表明，該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用 FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號處理的各個領(lǐng)域。關(guān)鍵詞：快速傅里葉變換 CORDIC算法現(xiàn)場可編程門陣列(FPGA) 　　快速傅里葉變換(Fast Fourier Transformation, FFT) 實(shí)時譜分析是
關(guān)鍵字： FPGA 快速傅里葉變換 CORDIC算法 FFT

RS編譯碼的一種硬件解決方案

摘要: 提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法;利用FPGA芯片實(shí)現(xiàn)了GF(28)上最高速率為50Mbps、最大延時為640ns的流式譯碼方案,滿足了高速率的RS編譯碼需求。關(guān)鍵詞: RS碼 FPGA 伴隨式關(guān)鍵方程 IDFT 　　差錯控制編碼技術(shù)對改善誤碼率、提高通信的可靠性具有重要作用。RS碼既可以糾正隨機(jī)錯誤,又可以糾正突發(fā)錯誤,具有很強(qiáng)的糾錯能力,在通信系統(tǒng)中應(yīng)用廣泛。由于RS碼的譯碼復(fù)雜度高,數(shù)學(xué)運(yùn)算量大,常
關(guān)鍵字： FPGA RS碼伴隨式關(guān)鍵方程 IDFT

基于單片機(jī)和CPLD的數(shù)字頻率計(jì)的設(shè)計(jì)

　　引言　　在傳統(tǒng)的控制系統(tǒng)中，通常將單片機(jī)作為控制核心并輔以相應(yīng)的元器件構(gòu)成一個整體。但這種方法硬件連線復(fù)雜、可靠性差，且在實(shí)際應(yīng)用中往往需要外加擴(kuò)展芯片，這無疑會增大控制系統(tǒng)的體積，還會增加引入干擾的可能性。對一些體積小的控制系統(tǒng)，要求以盡可能小的器件體積實(shí)現(xiàn)盡可能復(fù)雜的控制功能，直接應(yīng)用單片機(jī)及其擴(kuò)展芯片就難以達(dá)到所期望的效果。　　復(fù)雜可編程邏輯器件（CPLD）具有集成度高、運(yùn)算速度快、開發(fā)周期短等特點(diǎn)，它的出現(xiàn)，改變了數(shù)字電路的設(shè)計(jì)方法、增強(qiáng)了設(shè)計(jì)的靈活性?；诖?，本文提出了一種采用Alt
關(guān)鍵字： CPLD 開發(fā)環(huán)境單片機(jī) 元器件 VHDL ASIC

虛擬FPGA邏輯驗(yàn)證分析儀的設(shè)計(jì)

　　隨著FPGA技術(shù)的廣泛使用，越來越需要一臺能夠測試驗(yàn)證FPGA芯片中所下載電路邏輯時序是否正確的儀器。目前，雖然Agilent、Tektronix 等大公司生產(chǎn)的高端邏輯分析儀能夠?qū)崿F(xiàn)FPGA電路的測試驗(yàn)證功能，但此類儀器價格高昂，一般要十萬、數(shù)十萬人民幣。所以，研究開發(fā)價格適中且具有邏輯分析儀和FPGA電路的測試驗(yàn)證功能的儀器是非常有價值的。　　本文所介紹的基于虛擬儀器技術(shù)的邏輯驗(yàn)證分析儀，采用FPGA技術(shù)來實(shí)現(xiàn)儀器硬件部分的主要設(shè)計(jì)，應(yīng)用圖形化編程語言LabVIEW來實(shí)現(xiàn)儀器的測試軟件設(shè)計(jì)。文
關(guān)鍵字： FPGA 邏輯分析儀測試虛擬儀器 LabVIEW

Newtec在衛(wèi)星寬帶終端中選用Altera FPGA

　　在當(dāng)今高速視頻下載和數(shù)據(jù)傳輸環(huán)境中，互聯(lián)網(wǎng)已經(jīng)成為世界上很多家庭的日常工具。該技術(shù)雖然發(fā)展很快，但是歐洲仍有很多農(nóng)村地區(qū)還沒有寬帶接入——直到現(xiàn)在。Altera公司宣布，Newtec獲得大獎的Sat3Play寬帶終端采用了Cyclone II FPGA來提供寬帶服務(wù)。　　Sat3Play寬帶終端是雙向衛(wèi)星系統(tǒng)的組成部分，支持ISP和電信公司在還沒有實(shí)現(xiàn)低成本寬帶鏈接的地區(qū)提供語音、數(shù)據(jù)和電視服務(wù)。Newtec是衛(wèi)星通信產(chǎn)品和解決方案的世界級供應(yīng)商，產(chǎn)品包括DVB調(diào)制器、數(shù)字
關(guān)鍵字： FPGA Altera Newtec 寬帶接入

Camera Link協(xié)議和FPGA的數(shù)字圖像信號源設(shè)計(jì)

　　1 引言　　目前，各種圖像設(shè)備已廣泛應(yīng)用到航空航天、軍事、醫(yī)療等領(lǐng)域。圖像信號源作為地面圖像采集裝置測試系統(tǒng)中的一部分，其傳輸方式及信號精度都是影響系統(tǒng)性能的重要因素。由于圖像信號的傳輸速率高，數(shù)據(jù)量大，在傳輸過程中，其精度和傳輸距離易受影響。為了提高信號傳輸距離和精度設(shè)計(jì)了由FPGA內(nèi)部發(fā)出圖像數(shù)據(jù)，并通過FPGA進(jìn)行整體時序控制；輸出接口信號轉(zhuǎn)換成符合Camera Link標(biāo)準(zhǔn)的低電壓差分信號(LVDS)進(jìn)行傳輸。該圖像信號源已成功應(yīng)用于某彈載記錄器的地面測試臺系統(tǒng)中。　　2 Camera
關(guān)鍵字： FPGA Camera Link 標(biāo)準(zhǔn) CMOS

Atmel推出399美元的入門級開發(fā)工具包

　　愛特梅爾公司（Atmel Corporation）宣布推出 AT91CAP7A-STK入門級開發(fā)工具包，是專為評測其基于ARM7 處理器的CAP 可定制微控制器（MCU）系列而設(shè)的入門級工具。CAP7 可定制MCU可讓設(shè)計(jì)人員從 “ARM7加FPGA” 設(shè)計(jì)轉(zhuǎn)移到低一次性研發(fā)費(fèi)用（NRE）的單芯片解決方案，單位器件的成本約降低達(dá) 30%，而且性能提高8倍，靜態(tài)功耗和工作功耗分別減少98% 和70%. 　　CAP7 入門級開發(fā)工具包僅售399美元，包括一塊配有愛特梅
關(guān)鍵字： Atmel MCU 開發(fā)工具包 ARM7 FPGA

基于S3C2440微處理器的工業(yè)超聲探傷儀設(shè)計(jì)

　　超聲探傷儀廣泛應(yīng)用在航空航天、石油化工、冶金造船等行業(yè)，用于檢測金屬或非金屬內(nèi)部缺陷以及分析材質(zhì)，是無損檢測領(lǐng)域重要的檢測儀器之一。　　超聲探傷時，應(yīng)用得最多的是A型顯示，如圖1所示。在A型顯示中，橫坐標(biāo)代表被測物的深度，縱坐標(biāo)代表回波信號的幅度。　　目前同內(nèi)生產(chǎn)的數(shù)字式超聲探傷儀仍主要以單片機(jī)為核心，單片機(jī)固有的性能瓶頸制約了儀器的性能指標(biāo)和功能擴(kuò)展，與國外先進(jìn)水平相比，國產(chǎn)產(chǎn)品技術(shù)水平仍有較大的差距。　　本文介紹的新型嵌入式數(shù)字超聲探傷儀以32位RISC CPUS3C2440為控制中心
關(guān)鍵字：探傷儀超聲單片機(jī) FPGA Linux 嵌入式

基于循環(huán)前綴ML估計(jì)的同步分析及FPGA實(shí)現(xiàn)

　　引言　　正交頻分復(fù)用(OrthogonalFrequency Division Multiplexing，OFDM)技術(shù)已經(jīng)成為第四代移動通信研究的熱點(diǎn)，同時，OFDM同步又是OFDM的關(guān)鍵技術(shù)，研究OFDM同步技術(shù)的目的就是為了防止碼間干擾和載波干擾。當(dāng)前OFDM同步的算法是根據(jù)OFDM原理提出的基于數(shù)據(jù)符號方法，它的優(yōu)點(diǎn)是捕獲快、精度高，適合分組數(shù)據(jù)通信，具體的實(shí)現(xiàn)是在分組數(shù)據(jù)包的包頭加一個專門用來做定時、頻偏的OFDM塊?；跀?shù)據(jù)符號的算法又可以分為兩類：基于訓(xùn)練符號(導(dǎo)頻碼)的方法和基于循
關(guān)鍵字： OFDM FPGA DSP I／O

一種高速波控系統(tǒng)的設(shè)計(jì)

　　1 引言　　相控陣是通過波控系統(tǒng)控制陣列天線各單元通道的相位、幅度以形成空間波束并控制其方位角和俯仰角。早期的波控系統(tǒng)一般采用硬件電路來實(shí)現(xiàn)，這種實(shí)現(xiàn)方法的缺點(diǎn)是設(shè)備量大，不靈活，很難實(shí)現(xiàn)波束的復(fù)雜計(jì)算，不易滿足特殊要求。后來采用單片機(jī)、DSP芯片來設(shè)計(jì)波控系統(tǒng)，單片機(jī)通常不計(jì)算波控碼，僅僅是根據(jù)接收到的波控碼布相，而DSP可以自己計(jì)算波控碼，但是單片機(jī)、DSP都是象流水線一樣串行的運(yùn)行指令，也就是說，不能并行地對各天線單元通道進(jìn)行波控碼計(jì)算和布相。　　針對波控系統(tǒng)要求高速計(jì)算、多通道并行邏
關(guān)鍵字：以太網(wǎng) 接口天線 FPGA