fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

eASIC推出新一代45nm結(jié)構(gòu)化ASIC

　　半導(dǎo)體調(diào)研機(jī)構(gòu)Gartner多年來(lái)一直在跟蹤ASIC設(shè)計(jì)項(xiàng)目數(shù)量，其趨勢(shì)已經(jīng)無(wú)疑被認(rèn)定向下。最新技術(shù)的ASIC設(shè)計(jì)費(fèi)用已經(jīng)上升到一個(gè)很高點(diǎn)，以致許多中小規(guī)模的公司用不起而只能采用FPGA。而ASIC只有依靠正在研發(fā)的各種降低其設(shè)計(jì)費(fèi)用的新方法才有希望挽回頹勢(shì)。　　擁有獨(dú)特的過(guò)孔層布線定制專(zhuān)利技術(shù)以及零掩模費(fèi)和無(wú)最低訂貨量限制的新結(jié)構(gòu)化ASIC平臺(tái)供應(yīng)商eASIC在其90nm Nextreme ASIC產(chǎn)品的基礎(chǔ)上，又發(fā)布了其新一代Nextreme-2系列產(chǎn)品。Nextreme-2系列是目前市面上唯
關(guān)鍵字： ASIC FPGA 信號(hào)處理富士通

2008年9月8日，Altera啟動(dòng)亞太區(qū)SOPC World 2008

　　Altera公司今天公布了其亞太區(qū)年度SOPC World大會(huì)的時(shí)間和地點(diǎn)。大會(huì)將于2008年10月在印度和中國(guó)的5個(gè)城市舉辦。　　大會(huì)包括技術(shù)研討和展覽兩部分，系統(tǒng)設(shè)計(jì)人員通過(guò)此次大會(huì)來(lái)將了解到怎樣降低系統(tǒng)成本，并滿(mǎn)足嚴(yán)格的功耗預(yù)算要求，提高效能。在技術(shù)研討會(huì)上，Altera及其合作伙伴將為出席人員介紹最先進(jìn)的高功效可編程器件以及高效能開(kāi)發(fā)工具等。
關(guān)鍵字： Altera FPGA SOPC

世芯、SONY半導(dǎo)體合作提供先進(jìn)封裝方案

　　世芯電子（Alchip Technologies）日前宣布與SONY半導(dǎo)體事業(yè)部（SONY Semiconductor Group）成為封裝技術(shù)的合作伙伴，以提升其全球客戶(hù)在先進(jìn)SoC/ASIC解決方案方面的服務(wù)。　　世芯總裁暨執(zhí)行長(zhǎng)關(guān)建英表示，今天的產(chǎn)品需要最小芯片尺寸、增加內(nèi)存容量以及整合不同種類(lèi)的內(nèi)存在多芯片封裝（Multi-Chip Package）上。透過(guò)SONY的先進(jìn)技術(shù)以及世芯縮短產(chǎn)品上市時(shí)程的能力，我們將能協(xié)助客戶(hù)使用更先進(jìn)的解決方案。　　世芯電子主要業(yè)務(wù)包含供多元化晶圓廠選擇
關(guān)鍵字：封裝世芯 SONY SoC ASIC

提高FPGA嵌入式處理器的系統(tǒng)除錯(cuò)率

目前，越來(lái)越多的FPGA設(shè)計(jì)開(kāi)始采用嵌入式處理器，如PowerPC和賽靈思(Xilinx)的MicroBlaze處理器來(lái)完成控制任務(wù)，...
關(guān)鍵字： FPGA 嵌入式處理器除錯(cuò)率賽靈思

基于DSP Builder的FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA FIR QuartusⅡ

Xilinx CEO: 新架構(gòu)、新思路、新服務(wù)開(kāi)創(chuàng)百億FPGA市場(chǎng)

　　“電子產(chǎn)品需求持續(xù)變化，只給制造商兩條出路――Differentiate or Die (要么追求差異化，要么關(guān)門(mén)消亡！)這給可編程器件帶來(lái)了巨大的發(fā)展機(jī)遇！”8月28日，年初走馬上任的Xilinx總裁兼CEO Moshe Gavrielov首次接受中國(guó)媒體的采訪，透露了Xilinx新的發(fā)展策略，概括起來(lái)就是三“新”：新架構(gòu)、新思路、新服務(wù)。　　Moshe曾經(jīng)供職于NSC、LSI、Cadence等公司，從微處理器芯片、ASIC芯片、EDA軟件再到可編
關(guān)鍵字：處理器 EDA FPGA Xilinx PLD Moshe

基于FPGA圓陣超聲自適應(yīng)波束形成的設(shè)計(jì)

　　1 引言　　在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測(cè)和超聲成像等系統(tǒng)中為了提高對(duì)目標(biāo)變化實(shí)時(shí)跟蹤和測(cè)量，就必須盡量縮短信號(hào)處理的時(shí)間，過(guò)長(zhǎng)的運(yùn)算處理時(shí)間會(huì)對(duì)水下目標(biāo)的探測(cè)性能產(chǎn)生較大的影響。聲納工作環(huán)境中總存在著各種干擾(例如本艦輻射噪聲、近場(chǎng)其他船只的干擾等)，普通波束形成系統(tǒng)是一種預(yù)形成波束系統(tǒng)，當(dāng)他處在各向同性、均勻韻噪聲場(chǎng)時(shí)，可能具有相當(dāng)
關(guān)鍵字： FPGA 芯片自適應(yīng) BDF

在下一代無(wú)線基站中用低成本FPGA實(shí)現(xiàn)連接

　　對(duì)于服務(wù)提供者，影響無(wú)線接入盈利的主要因素是網(wǎng)絡(luò)的成本。演進(jìn)的基礎(chǔ)設(shè)施支持不斷擴(kuò)大的用戶(hù)基站，在設(shè)施的維護(hù)和改進(jìn)過(guò)程中，服務(wù)提供者控制網(wǎng)絡(luò)的成本變得越來(lái)越重要了。　　開(kāi)放式基站結(jié)構(gòu)發(fā)起組織(OBSAI) 　　無(wú)線原始設(shè)備制造商（成員為Hyundai、LGE、Nokia、Samsung和 ZTE ）建立了開(kāi)放式基站結(jié)構(gòu)發(fā)起組織(OBSAI)，針對(duì)收發(fā)基地站收發(fā)信機(jī)(BTS)的配置和互連，從一組通用模塊中開(kāi)發(fā)了一組規(guī)范。由另外一些無(wú)線原始設(shè)備制造商（成員為Ericsson、Huawei、NEC、No
關(guān)鍵字： FPGA OBSAI 無(wú)線網(wǎng)絡(luò) 基站

基于FPGA的全數(shù)字FSK調(diào)制解調(diào)器設(shè)計(jì)

FSK(Frequeney-ShiftKeying，頻移鍵控)是用不同頻率的載波來(lái)傳送數(shù)字信號(hào)。FSK信號(hào)具有抗干擾能力強(qiáng)、傳輸距...
關(guān)鍵字： FPGA 調(diào)制解調(diào)器

用FPGA實(shí)現(xiàn)傅立葉變換算法

引言DFT(DiscreteFourierTransformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工...
關(guān)鍵字： FFT FPGA

采用FPGA設(shè)計(jì)SDH設(shè)備時(shí)鐘

介紹了一種采用FPGA設(shè)計(jì)的SDH設(shè)備時(shí)鐘的構(gòu)成及設(shè)計(jì)原理；并給出了相關(guān)的測(cè)試結(jié)果；測(cè)試結(jié)果表明該SDH設(shè)備時(shí)鐘完全滿(mǎn)足ITU-T G.813建議規(guī)范的各項(xiàng)時(shí)鐘指標(biāo)要求。
關(guān)鍵字： FPGA SDH 設(shè)備時(shí)鐘

示波器技術(shù)不斷進(jìn)步國(guó)內(nèi)廠商向中高端漸進(jìn)

　　中國(guó)示波器產(chǎn)業(yè)界要在市場(chǎng)經(jīng)濟(jì)條件下?tīng)?zhēng)得一席之地，不但要準(zhǔn)確分析國(guó)外公司的產(chǎn)品現(xiàn)狀及發(fā)展趨勢(shì)，還要仔細(xì)分析國(guó)內(nèi)的市場(chǎng)及需求狀況，不能盲目跟風(fēng)，應(yīng)實(shí)事求是分析自己的實(shí)際水平，研發(fā)符合中國(guó)市場(chǎng)特色，滿(mǎn)足中國(guó)用戶(hù)各層次需求的產(chǎn)品。　　示波器作為時(shí)間域電子測(cè)量?jī)x器，在測(cè)量領(lǐng)域應(yīng)用極其廣泛，無(wú)論是電子電路及電子信息系統(tǒng)的研發(fā)、實(shí)驗(yàn)、培訓(xùn)，還是生產(chǎn)制造、故障診斷、試驗(yàn)檢測(cè)等場(chǎng)所，到處都能見(jiàn)到示波器的身影。　　向高帶寬高采樣速率多功能方向發(fā)展　　隨著信息和通信技術(shù)的持續(xù)創(chuàng)新與發(fā)展，各類(lèi)行業(yè)標(biāo)準(zhǔn)的不斷引入，
關(guān)鍵字：示波器電子測(cè)量綠揚(yáng) ASIC 微處理器

一種擴(kuò)頻通信調(diào)制器的FPGA設(shè)計(jì)與仿真

　　近年來(lái)，隨著經(jīng)濟(jì)的高速增長(zhǎng)，無(wú)線通信得到了飛速地發(fā)展。由于擴(kuò)展頻譜信號(hào)具有抗干擾、保密、抗偵破和抗衰落等特點(diǎn)，擴(kuò)頻通信在軍事無(wú)線通信領(lǐng)域（如測(cè)控通信）中被廣泛應(yīng)用；隨著技術(shù)的成熟及成本的降低，其在民用通信市場(chǎng)上具有更廣大的發(fā)展前景。　　本文首先介紹了FPGA的設(shè)計(jì)思想及流程，然后以一種擴(kuò)頻通信調(diào)制器為例，描述了如何實(shí)現(xiàn)自頂向下的設(shè)計(jì)：包括調(diào)制器的頂層設(shè)計(jì)、劃分的下一層基本單元的設(shè)計(jì)等，并重點(diǎn)分析了基本單元之一的PN碼產(chǎn)生器的設(shè)計(jì)實(shí)現(xiàn)及仿真驗(yàn)證過(guò)程。　　FPGA設(shè)計(jì)方法簡(jiǎn)介　　FPGA技術(shù)的
關(guān)鍵字： FPGA 擴(kuò)頻調(diào) 制器 PN碼仿真

Xilinx擴(kuò)展Spartan-3A FPGA 系列

　　賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX) ）今天宣布，作為Spartan-3A FPGA 系列平臺(tái)延伸的小封裝FPGA正式量產(chǎn)。這些小封裝FPGA在提供突破性?xún)r(jià)位的同時(shí)，針對(duì)消費(fèi)、有線和無(wú)線通信、網(wǎng)絡(luò)、工業(yè)以及其它許多成本敏感的應(yīng)用領(lǐng)域，可以大大降低系統(tǒng)總體成本。　　除了更多封裝可供選擇以外，Spartan-3A FPGA 延伸平臺(tái)還提供了從5萬(wàn)門(mén)到340萬(wàn)系統(tǒng)門(mén)的更廣泛的器件密度范圍以及電源管理功能，可幫助設(shè)計(jì)人員盡量減少電路板上的元器件數(shù)量并提供低成本復(fù)雜計(jì)算和嵌入式
關(guān)鍵字： Xilinx FPGA Spartan-3A

NI最新推出全新的Single-Board RIO平臺(tái)

　　美國(guó)國(guó)家儀器有限公司（National Instruments，簡(jiǎn)稱(chēng)NI）近日發(fā)布全新的NI Single-Board RIO設(shè)備，可為工程師及科學(xué)家在發(fā)布嵌入式控制及數(shù)據(jù)采集應(yīng)用時(shí)提供低成本的集成硬件選項(xiàng)。8款全新sbRIO-96xx設(shè)備在一塊印刷電路板（PCB）上集成了嵌入式實(shí)時(shí)處理器、現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）、模擬和數(shù)字I/O，對(duì)于需要在小體積上實(shí)現(xiàn)靈活、高性能、高可靠性的應(yīng)用是理想的選擇。工程師及科學(xué)家可通過(guò)NI LabVIEW 圖形化系統(tǒng)設(shè)計(jì)平臺(tái)來(lái)自定義Single-Board RIO硬
關(guān)鍵字： NI 嵌入式數(shù)據(jù)采集 RIO FPGA