fpga-to-asic 文章 進入fpga-to-asic技術社區(qū)
在高清晰LCD HDTV中使用Cyclone III FPGA
- 引言 當今的液晶顯示(LCD) 技術在高清晰電視(HDTV) 領域得到了廣泛應用，其挑戰(zhàn)在于如何獲得更高的分辨率，實現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實現(xiàn)這些算法，率先將產(chǎn)品推向市場，并且能夠控制好產(chǎn)品功耗? 為解決這一問題，當硬件平臺和不同尺寸的LCD 顯示屏連接時，設計人員需要確定怎樣重新配置圖像處理算法。面積較大的LCD 顯示屏需要更快的數(shù)據(jù)速率，因此，難點在于怎樣根據(jù)顯示屏大小來調整數(shù)據(jù)速率。 采用新的低成本Cy
- 關鍵字： FPGA Cyclone III LCD HDTV
保護敏感IC元件
- 為了成本，集成度和性能等指標，采用高速串行數(shù)據(jù)接口，并且減小半導體制造布局是非常有必要的。但這種較小的器件更容易受到較低電壓和電流所造成的靜電損傷。另外，用于高速數(shù)據(jù)線上的低電容ESD保護器件在電容減小的同時，動態(tài)電阻會變大，這會使它們保護系統(tǒng)敏感IC元件的能力變差。 對于傳統(tǒng)的ESD保護方案，強大的靜電放電保護與良好的信號完整性是一對矛盾。有一些ASIC根本無法在保證信號完整性的同時，有效地進行ESD保護。 數(shù)據(jù)表說明書 系統(tǒng)設計者通常用器件數(shù)據(jù)表上標注的ESD等級來比較其ESD保
- 關鍵字： ASIC IC元件 ESD CMD
FPGA設計開發(fā)中應用仿真技術解決故障的方法
- 本文針對FPGA實際開發(fā)過程中，出現(xiàn)故障后定位困難、反復修改代碼編譯時間過長、上板后故障解決無法確認的問題，提出了一種采用仿真的方法來定位、解決故障并驗證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時間，提高開發(fā)效率。 FPGA近年來在越來越多的領域中應用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研發(fā)過程中的編譯次數(shù)，最終達到準確定位故障、縮短解決故障時間的目的。文例所用到的軟件開發(fā)平臺
- 關鍵字： FPGA 應用仿真
影響FPGA設計中時鐘因素的探討
- 時鐘是整個電路最重要、最特殊的信號，系統(tǒng)內大部分器件的動作都是在時鐘的跳變沿上進行, 這就要求時鐘信號時延差要非常小, 否則就可能造成時序邏輯狀態(tài)出錯；因而明確FPGA設計中決定系統(tǒng)時鐘的因素，盡量較小時鐘的延時對保證設計的穩(wěn)定性有非常重要的意義。 1.1 建立時間與保持時間 建立時間（Tsu：set up time）是指在時鐘沿到來之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時間，如果建立的時間不滿足要求那么數(shù)據(jù)將不能在這個時鐘上升沿被穩(wěn)定的打入觸發(fā)器；保持時間（Th：hold time）是指數(shù)據(jù)穩(wěn)定后
- 關鍵字： FPGA 時鐘
基于SOPC的視頻采集系統(tǒng)設計
- 0 引言 視頻采集的主流實現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器，可在主CPU控制下進行視頻信號的采集壓縮。隨著FPGA的發(fā)展，通過SOPC技術實現(xiàn)視頻采集已成為一種易于開發(fā)、設計靈活的方案。而這主要得益于IP復用技術的發(fā)展。在FPGA上構建復雜嵌入式系統(tǒng)可利用既有的功能模塊及其驅動程序。該方案具有更大的集成度和靈活性，因而必將成為電子設計發(fā)展的一大趨勢。 本文介紹了
- 關鍵字： SOPC 視頻采集 DSP ASIC FPGA
基于FPGA電火花加工脈沖電源的設計
- 0引 言 數(shù)控電火花(electrical discharge machining，EDM)機床是一種實現(xiàn)工件精密加工的特種加工工具。早期的電火花成型加工機床的脈沖電源電路是用分立元件組成，或者是用單片機來實現(xiàn)。分立元件電路設計復雜，電路調試困難，基于單片機或者是32位的嵌入式CPU的脈沖電源性能有了很大的提高，也具有了很高的智能性，但對于不同的處理器，其移植性不太好，而且如果硬件電路一旦完成就不能進行更改與升級。而采用現(xiàn)場可編程門陣列FPGA在很好的繼承單片機或者是嵌入式CPU設計的電源的優(yōu)點
- 關鍵字： FPGA 脈沖電源 EDM 數(shù)控機床 嵌入式
利用視頻套件加速FPGA上的視頻開發(fā)
- 隨著下一代視頻壓縮標準問世，行業(yè)從基本視頻處理向更復雜的集成處理解決方案轉移，這使得系統(tǒng)的要求超越了獨立DSP力所能及的視頻性能。FPGA以不到30美元的價格提供20GMACs以上的DSP性能，從而為成本敏感型軍事、汽車、醫(yī)療、消費、工業(yè)和安全應用填補了這一空白。只有FPGA能夠為整套端對端視頻解決方案提供邏輯、嵌入式處理、OS支持和驅動器。 妨礙開發(fā)人員將FPGA用于視頻應用的因素并非他們缺乏對FPGA性能優(yōu)勢的了解，而是缺乏使用其設計流程的經(jīng)驗，對于那些習慣于用C語言編程的傳統(tǒng)DSP程序開發(fā)
- 關鍵字： FPGA 視頻套件 VSK Simulink
一種基于FPGA控制全彩大屏幕顯示的設計(圖)
- 目前的DVI接口分為兩種，一個是DVI-D接口，只能接收數(shù)字信號，接口上只有3排8列共24個針腳，其中右上角的一個針腳為...
- 關鍵字： FPGA 接口 芯片 DVI 聯(lián)機控制 圖像數(shù)據(jù) gamma校正 D-Sub End-user 控制原理
基于DSP的圖象采集與處理系統(tǒng)的設計
- 0 引言 圖像處理系統(tǒng)的一個關鍵問題就是數(shù)據(jù)量龐大，數(shù)據(jù)處理相關性高，實時實現(xiàn)比較困難。即使采用高速單片機也無法滿足實時處理的需求，而DSP芯片則具有速度快，信號處理功能強大，實時性好等特點，因此，將DSP用于圖像處理可使這一難題得到較好的解決。 1 系統(tǒng)構成 本系統(tǒng)采用基于CameraLink接口的圖像輸出相機。DSP采用TI的TMS320C6711，這是一種高性能DSP處理器，其工作頻率為150 MHz，最大處理能力高達900MFLOps，該DSP既可滿足高速處理要求，又可滿足高
- 關鍵字： DSP 圖象采集與處理 Camera Link USB FPGA
2008年嵌入式設計調查結果：工程師很辛苦
- Tech Insights/Embedded Systems Design 2008年嵌入式市場調研報告表明，嵌入式系統(tǒng)設計人員在2008年要參與更多項目的開發(fā)，按期完成開發(fā)任務是他們最大的問題，有一半以上（大于50%）的開發(fā)項目不能按期完成。? 調查結果表明：自2005年以來，2008年新項目對應項目改進的比例是這幾年中最高的。在所有開發(fā)項目中，新開發(fā)項目占46%，剩余54%為以往開發(fā)項目的升級和改進。項目的改進和升級主要是針對新的軟件特性（占81%），或因采用了新處理器（55%），
- 關鍵字： 嵌入式 設計 工程師 商用OS 定制OS FPGA DSP MCU
分布式數(shù)據(jù)采集系統(tǒng)中的時鐘同步
- 引言 隨著網(wǎng)絡技術的發(fā)展，各種分布式的網(wǎng)絡和局域網(wǎng)都得到了廣泛的應用[1]。分布式數(shù)據(jù)采集系統(tǒng)廣泛應用于船舶、飛機等采集數(shù)據(jù)多、實時性要求較高的地方。同步采集是這類分布式數(shù)據(jù)采集系統(tǒng)的一個重要要求，數(shù)據(jù)采集的實時性、準確性和系統(tǒng)的高效性都要求系統(tǒng)能進行實時數(shù)據(jù)通信。因此，分布式數(shù)據(jù)采集系統(tǒng)中的一個關鍵技術就是實現(xiàn)數(shù)據(jù)的同步傳輸。 由于產(chǎn)生時鐘的晶振具有頻率漂移的特性，故對于具有多個采集終端的分布式系統(tǒng)，如果僅僅在系統(tǒng)啟動時進行一次同步，數(shù)據(jù)的同步傳輸將會隨著系統(tǒng)運行時間的增長而失步。因此時
- 關鍵字： 數(shù)據(jù)采集 分布式 時鐘同步 FPGA
ATM流量控制器IP核的設計和實現(xiàn)
- 0 引言 ATM異步傳遞方式是建立在電路交換和分組交換基礎上的一種面向連接的快速分組交換技術，它采用定長分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術綜合能力等優(yōu)勢，這些都是目前的IP技術所不及的。和傳統(tǒng)的STM電路相比，ATM技術對數(shù)據(jù)交換中猝發(fā)分組的適應能力和傳輸線路的利用率都是很高的。雖然，由于靈活性和價格的原因，ATM技術沒有獲得預期的成功，但其流量控制機制對當前變長分組骨干網(wǎng)的流量控制還是具有重要的參考價值，所以有必要對ATM的流量控制及其實
- 關鍵字： IP核 ATM 流量控制器 CPLD FPGA
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic電路
fpga-to-asic相關帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473