EEPW首頁(yè) >>
主題列表 >>
fpga-to-asic
fpga-to-asic 文章 進(jìn)入fpga-to-asic技術(shù)社區(qū)
FPGA保證家庭網(wǎng)絡(luò)的服務(wù)質(zhì)量
- 引言家庭網(wǎng)絡(luò)正在成為視頻、語(yǔ)音和數(shù)據(jù)快速傳送的“中央火車(chē)站”。視頻由標(biāo)準(zhǔn)清晰提升至高清晰,因此需要越來(lái)越高的數(shù)據(jù)速率,這表明家庭網(wǎng)絡(luò)系統(tǒng)必須隨著新興視頻標(biāo)準(zhǔn)的發(fā)展而發(fā)展。目前,多媒體家庭網(wǎng)絡(luò)技術(shù)采用了各種有線和無(wú)線網(wǎng)絡(luò)接口標(biāo)準(zhǔn),但是目前這些標(biāo)準(zhǔn)還無(wú)法確保家庭內(nèi)部現(xiàn)場(chǎng)多媒體傳輸?shù)姆?wù)質(zhì)量(QoS)。 挑戰(zhàn)首先面臨的挑戰(zhàn)是設(shè)計(jì)可靠的多媒體家庭網(wǎng)絡(luò)平臺(tái),以足夠的QoS傳送互聯(lián)網(wǎng)協(xié)議(IP)包,并且沒(méi)有明顯的失真。另一挑戰(zhàn)是設(shè)計(jì)人員怎樣以較高的性價(jià)比實(shí)現(xiàn)這一切,使消費(fèi)者能夠用得起。專業(yè)廣播行業(yè)已經(jīng)采用了多項(xiàng)技術(shù)
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) FPGA 0708_A 雜志_技術(shù)長(zhǎng)廊 嵌入式
FPGA-DSP 瞄準(zhǔn)目標(biāo):用得起的 DSP 性能
- FPGA-DSP性能揭秘在無(wú)線基站等高性能 DSP 應(yīng)用中,考慮將 FPGA 用作處理引擎者日益增多。在這些應(yīng)用中,F(xiàn)PGA 既可與 DSP 處理器一爭(zhēng)高下,亦可與之比翼齊飛。有了更多選擇,就意味著系統(tǒng)設(shè)計(jì)者有必要了解高端FPGA的信號(hào)處理性能,其中既包括 FPGA 之間的性能對(duì)比,也包括與高端 DSP 處理器的性能對(duì)比。遺憾的是,最常用的性能數(shù)字非但有失可靠、含混不清,而且常常是矛盾百出。例如,因?yàn)?DSP 應(yīng)用常常在很大程度上依賴乘法累加 (MAC) 運(yùn)算,所以 DSP 處理器和 FPGA 供應(yīng)商有時(shí)
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) DSP FPGA 0708_A 雜志_技術(shù)長(zhǎng)廊 嵌入式
如何選擇適當(dāng)?shù)木€性穩(wěn)壓器
- 線性穩(wěn)壓器通常被設(shè)計(jì)工程師作為輔助措施 ,并且經(jīng)常被選用于產(chǎn)品開(kāi)發(fā)的后期階段。設(shè)計(jì)工程師比較關(guān)注的是如何使復(fù)雜的基頻(BB) 或射頻( RF )ASIC 發(fā)揮作用,而不是其所選線性穩(wěn)壓器的功率/性能。 線性穩(wěn)壓器的選擇依據(jù)通常性能列表中的主要規(guī)格,而不是位于數(shù)據(jù)表封面以內(nèi)的非常關(guān)鍵的核心和性能參數(shù)。規(guī)格經(jīng)常很容易令人誤解 — 封面上所列的規(guī)格只代表主要參數(shù),但如果不與其他連接參數(shù)相結(jié)合時(shí),便失去了價(jià)值。 例如,接地電流是這些參數(shù)中的一個(gè)。出現(xiàn)這
- 關(guān)鍵字: 模擬技術(shù) 電源技術(shù) 基頻 射頻 ASIC 模擬IC 電源
SDRAM通用控制器的FPGA模塊化設(shè)計(jì)
- 摘要: 介紹了一種SDRAM通用控制器的FPGA模塊化解決方案。關(guān)鍵詞: SDRAM控制器;FPGA;VHDL;狀態(tài)機(jī);仲裁機(jī)制 引言同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM),在同一個(gè)CPU時(shí)鐘周期內(nèi)即可完成數(shù)據(jù)的訪問(wèn)和刷新,其數(shù)據(jù)傳輸速度遠(yuǎn)遠(yuǎn)大于傳統(tǒng)的數(shù)據(jù)存儲(chǔ)器(DRAM),被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?;贔PGA的SDRAM控制器,以其可靠性高、可移植性強(qiáng)、易于集成的特點(diǎn),已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而,SDRAM復(fù)雜的控制邏輯和要求嚴(yán)格的時(shí)序,成為開(kāi)發(fā)過(guò)
- 關(guān)鍵字: 消費(fèi)電子 SDRAM控制器 FPGA VHDL 0708_A 雜志_設(shè)計(jì)天地 工業(yè)控制
基于FPGA的NAND FLASH控制器
- 1 引言在便攜式電子產(chǎn)品如U盤(pán)、MP3播放器、數(shù)碼相機(jī)中,常常需要大容量、高密度的存儲(chǔ)器,而在各種存儲(chǔ)器中,NAND FLASH以價(jià)格低、密度高、效率高等優(yōu)勢(shì)成為最理想的器件。但NAND FLASH的控制邏輯比較復(fù)雜,對(duì)時(shí)序要求也十分嚴(yán)格,而且最重要的是NAND FLASH中允許存在一定的壞塊(壞塊在使用過(guò)程中還可能增加),這就給判斷壞塊、給壞塊做標(biāo)記和擦除等操作帶來(lái)很大的難度,于是就要求有一個(gè)控制器,使系統(tǒng)用戶能夠方便地使用NAND FLASH,為此提出了一種基于FPGA的NAND FLASH控制器的設(shè)
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) FPGA NAND FLASH 嵌入式
用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用
- 摘要:首先對(duì)采用SRAM工藝的FPGA的保密性和加密方法進(jìn)行原理分析,然后提出一種實(shí)用的采用單片機(jī)產(chǎn)生長(zhǎng)偽隨機(jī)碼實(shí)現(xiàn)加密的方法,并詳細(xì)介紹具體的電路和程序。 關(guān)鍵詞:靜態(tài)隨機(jī)存儲(chǔ)器(SRAM) 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA) 加密 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中,由于可編程邏輯器件的卓越性能、靈活方便的可升級(jí)特性,而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝,要求每次上電,對(duì)FPGA器件進(jìn)行重配置,這就使得可以通過(guò)監(jiān)視配置的位數(shù)據(jù)流,進(jìn)行克隆
- 關(guān)鍵字: 靜態(tài)隨機(jī)存儲(chǔ)器(SRAM) 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA) 加密 MCU和嵌入式微處理器
基于CPLD/FPGA的出租車(chē)計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)
- 1 引言 隨著EDA技術(shù)的發(fā)展及大規(guī)??删幊踢壿嬈骷﨏PLD/FPGA的出現(xiàn),電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了巨大的變化,通過(guò)EDA技術(shù)對(duì)CPLD/FP-GA編程開(kāi)發(fā)產(chǎn)品,不僅成本低、周期短、可靠性高,而且可隨時(shí)在系統(tǒng)中修改其邏輯功能。本文介紹了一種以Altera公司可編程邏輯器件EP1K30TC144-3為控制核心,附加一定外圍電路組成的出租車(chē)計(jì)費(fèi)器系統(tǒng)。 2 系統(tǒng)總體結(jié)構(gòu) 基于CPLD的出租車(chē)計(jì)費(fèi)器的組成如圖1所示。各部分主要功能包括:信號(hào)輸入模塊對(duì)車(chē)輪傳感器傳送的脈沖信號(hào)進(jìn)行計(jì)數(shù)(
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) CPLD FPGA 計(jì)費(fèi)器 嵌入式
基于FPGA的發(fā)電機(jī)組頻率測(cè)量計(jì)的實(shí)現(xiàn)
- 利用Verilog HDL 硬件描述語(yǔ)言自頂向下的設(shè)計(jì)方法和QuartusⅡ 軟件,在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實(shí)現(xiàn)了發(fā)電機(jī)組頻率測(cè)量計(jì)的設(shè)
- 關(guān)鍵字: FPGA 發(fā)電機(jī)組 測(cè)量計(jì) 頻率
基于FPGA的IDE硬盤(pán)接口卡的實(shí)現(xiàn)
- 引言 本文采用FPGA實(shí)現(xiàn)了IDE硬盤(pán)接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口,一個(gè)與普通IDE硬盤(pán)連接,另一個(gè)與計(jì)算機(jī)主板上的IDE接口相連。系統(tǒng)采用FPGA實(shí)現(xiàn)接口協(xié)議,完成接口數(shù)據(jù)的截獲、處理(在本文中主要是數(shù)據(jù)加密)和轉(zhuǎn)發(fā),支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點(diǎn)介紹用FPGA實(shí)現(xiàn)接口協(xié)議的方法。 1 IDE接口協(xié)議簡(jiǎn)介 1.1 IDE接口引腳定義 IDE(Integrated Drive Electronics)即“電子集成驅(qū)動(dòng)器”,又稱為A
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) FPGA IDE硬盤(pán) ATA-6 嵌入式
Actel FPGA 協(xié)助LYYN AB的技術(shù)平臺(tái)提高清晰度
- Actel 公司宣布專業(yè)從事視頻增強(qiáng)技術(shù)的瑞典LYYN AB公司已經(jīng)利用Actel的ProASIC3系列現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 器件開(kāi)發(fā)出軟件和硬件視頻處理平臺(tái),此舉進(jìn)一步顯示了低功耗單芯片F(xiàn)PGA技術(shù)所具備的先進(jìn)創(chuàng)新性。這個(gè)解決方案提高了視頻錄像的清晰度,可在雪、霧、水底淤泥和黑暗環(huán)境中提供更好的可見(jiàn)度。LYYN的產(chǎn)品主要用于遙控操作車(chē)輛 (ROV) 和飛機(jī) (UAV) 以及便攜式設(shè)備如水底攝像機(jī)和先進(jìn)的監(jiān)視系統(tǒng)等。
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) Actel FPGA LYYN 嵌入式
艾科瑞德推出最新的基于DSP+FPGA軟件無(wú)線電應(yīng)用解決方案
- 北京艾科瑞德科技有限公司日前宣布推出面向軟件無(wú)線電(Software Defined Radio,SDR)應(yīng)用的解決方案—FFT-SDR-V4。由于采用了美國(guó)德州儀器公司(Texas Instruments,簡(jiǎn)稱“TI”)最高運(yùn)算能力的DSP(TMS320C6416, 1G)和Xinlinx高容量的FPGA (2000萬(wàn)門(mén)),解決了軟件無(wú)線電發(fā)展中的瓶頸技術(shù)—信號(hào)處理的運(yùn)算能力問(wèn)題。 所謂軟件無(wú)線電,就是采用數(shù)字信號(hào)處理技術(shù),在可編程控制的通用硬件平臺(tái)上,利用軟件來(lái)定義實(shí)現(xiàn)無(wú)線電臺(tái)的各部分功能:包括
- 關(guān)鍵字: 艾科瑞德 DSP FPGA 無(wú)線電 嵌入式 消費(fèi)電子
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)
- 直接數(shù)字合成器,是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù),他通過(guò)控制頻率、相位增量的步長(zhǎng),產(chǎn)生各種不同頻率的信號(hào)。他具有一系列的優(yōu)點(diǎn);較高的頻率分辨率;可以實(shí)現(xiàn)快速的頻率切換;在頻率改變時(shí)能夠保持相位的連續(xù);很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實(shí)現(xiàn)DDS[1],專用的DDS芯片產(chǎn)生的信號(hào)波形、功能和控制方式固定,常不能滿足具體需要[2]??删幊踢壿嬈骷哂衅骷?guī)模大、工作速度快及可編程的硬件特點(diǎn),并且開(kāi)發(fā)周期短,易于升級(jí),因?yàn)榉浅_m合用于實(shí)現(xiàn)DDS。 1 DDS的
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) DSP Builder DDS FPGA 嵌入式
基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)
- 引言 低密度奇偶校驗(yàn)(Low Density Parity Check Code,LDPC)碼是一類具有稀疏校驗(yàn)矩陣的線性分組碼,不僅有逼近Shannon限的良好性能,而且譯碼復(fù)雜度較低, 結(jié)構(gòu)靈活,是近年信道編碼領(lǐng)域的研究熱點(diǎn),目前已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域。LDPC碼已成為第四代通信系統(tǒng)(4G)強(qiáng)有力的競(jìng)爭(zhēng)者,而基于LDPC碼的編碼方案已經(jīng)被下一代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)DVB-S2采納。 編碼器實(shí)現(xiàn)指標(biāo)分析 作為前向糾錯(cuò)系統(tǒng)的重要部分,設(shè)計(jì)高速率低復(fù)
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) LDPC FPGA 奇偶校驗(yàn) 嵌入式
基于雙Nios II的紅外圖像實(shí)時(shí)Otsu局部遞歸分割算法設(shè)計(jì)
- 摘 要:針對(duì)傳統(tǒng)Otsu局部遞歸分割方法很難實(shí)時(shí)實(shí)現(xiàn)的局限性,提出了一種適合現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)中Nios II軟核處理器實(shí)現(xiàn)的快速Otsu局部遞歸分割算法,該算法的思路是把一次Otsu分割得到的目標(biāo)區(qū)域作為新的圖像再進(jìn)行一次Otsu分割,得到的結(jié)果作為最終分割閾值.利用并行Nios II和VHDL實(shí)現(xiàn)的硬件加速邏輯協(xié)同設(shè)計(jì)保證算法的實(shí)時(shí)實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明,在不同的背景下,利用本文設(shè)計(jì)能夠?qū)崟r(shí)穩(wěn)定地對(duì)目標(biāo)分割提取,具有較好的魯棒性。 關(guān)鍵字:FPGA&nb
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) FPGA Nios II 0tsu分割 局部遞歸 嵌入式
fpga-to-asic介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473