EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入fpga技術(shù)社區(qū)
CNC步進(jìn)電機(jī)控制6 -運(yùn)動(dòng)公式
- 由于FPGA運(yùn)動(dòng)單元只接受加速度和時(shí)間數(shù)字，因此PC的工作是計(jì)算它們。 由于我們的運(yùn)動(dòng)單元具有非常簡(jiǎn)單的架構(gòu)和可預(yù)測(cè)性，這很容易做到。一點(diǎn)點(diǎn)數(shù)學(xué)我們可以隨時(shí)計(jì)算軸的位置和速度，只需知道加速度即可。讓我們?yōu)橐粋€(gè)軸提供以下四個(gè)變量：p?是位置s?是速度a?是加速度t?是時(shí)間我們還有增量變量：Δ p 是增量位置（例如，如果位置 p 從 10 移動(dòng)到 15，則 Δp?為 5）Δs?是增量速度Δa?是 delta 加速度Δt?是增量時(shí)間
- 關(guān)鍵字： FPGA CNC 運(yùn)動(dòng)公式
CNC步進(jìn)電機(jī)控制5 -FPGA運(yùn)動(dòng)控制器
- FPGA 設(shè)計(jì)以下是FPGA運(yùn)動(dòng)控制器框圖（顯示三個(gè)軸）：USB-2 數(shù)據(jù)在 FIFO 中緩沖，然后進(jìn)入多路復(fù)用器。 由于數(shù)據(jù)是“打包”的，因此需要解復(fù)用器將加速度數(shù)據(jù)分配到每個(gè)積分器的軸。 在積分器之后，脈沖發(fā)生器確保階躍/迪爾脈沖具有正確的時(shí)序。這是集成商的心聲。generate
for(i=0;?i
- 關(guān)鍵字： FPGA CNC 運(yùn)動(dòng)控制器
CNC步進(jìn)電機(jī)控制4 -積分器
- 秘訣在我們的實(shí)現(xiàn)中，PC不會(huì)向FPGA發(fā)送任何位置或速度信息。 相反，它會(huì)發(fā)送加速度和時(shí)間信息。 FPGA 使用積分器將它們轉(zhuǎn)換為速度和位置（并相應(yīng)地驅(qū)動(dòng)階躍/二極管信號(hào)）。因此，我們的運(yùn)動(dòng)控制器充當(dāng)加速度積分器。 這很容易實(shí)現(xiàn)，因?yàn)樵贔PGA中，積分器只是一個(gè)累加器。 以下“C”代碼說(shuō)明了FPGA在每個(gè)時(shí)鐘周期的性能：??//?Acceleration?is?known?(provided?by?the?PC)
- 關(guān)鍵字： FPGA CNC 步進(jìn)電機(jī) 積分器
CNC步進(jìn)電機(jī)控制3 -運(yùn)動(dòng)控制器
- 軟件與硬件運(yùn)動(dòng)控制器雖然梯形輪廓易于計(jì)算，并且PC通常足以驅(qū)動(dòng)步進(jìn)信號(hào)，但請(qǐng)考慮以下兩個(gè)缺點(diǎn)：PC 必須是專用的。PC 引入了機(jī)械抖動(dòng)（由于步進(jìn)電機(jī)的驅(qū)動(dòng)時(shí)間不合適，導(dǎo)致軋機(jī)晃動(dòng)或運(yùn)行速度降低）：軟件時(shí)序分辨率受并行接口速度的限制。當(dāng)多個(gè)軸一起驅(qū)動(dòng)，步進(jìn)電機(jī)全速運(yùn)行時(shí)，每個(gè)軸每秒接收幾個(gè) 100000 個(gè)脈沖。 由于軟件無(wú)法同時(shí)在多個(gè)軸上實(shí)現(xiàn)精確的定時(shí)（軟件一次只能做一件事?。?，因此機(jī)械抖動(dòng)會(huì)增加，并且可能需要降低全步進(jìn)速度才能進(jìn)行補(bǔ)償。如果您有一臺(tái)舊 PC 在壁櫥里無(wú)所事事（就像我們大多數(shù)人一樣），不介
- 關(guān)鍵字： FPGA CNC 步進(jìn)電機(jī) 運(yùn)動(dòng)控制器
CNC步進(jìn)電機(jī)控制2 -步進(jìn)控制
- 并行接口這是一個(gè)典型的業(yè)余愛(ài)好者 CNC 設(shè)置。PC 使用其并行（打印機(jī)）接口連接到步進(jìn)控制器，進(jìn)而驅(qū)動(dòng) CNC 銑床的步進(jìn)電機(jī)（有時(shí)簡(jiǎn)稱為“步進(jìn)電機(jī)”）。假設(shè)我們的工廠有三個(gè)步進(jìn)電機(jī)，讓我們放大以查看更多細(xì)節(jié)。PC 為每個(gè)步進(jìn)電機(jī)發(fā)送兩個(gè)信號(hào)（步進(jìn)和方向）。然后步進(jìn)控制器生成步進(jìn)輸出（每個(gè)步進(jìn) 4 到 8 根線，具體取決于它們的類型）。PC 必須專用于 CNC 任務(wù)，因?yàn)椴竭M(jìn)/Dir 信號(hào)的時(shí)序必須盡可能精確。 PC 必須在 DOS 模式下運(yùn)行，或者在 Windows/Linux 模式下運(yùn)行，但所有其他
- 關(guān)鍵字： FPGA 步進(jìn)電機(jī)
CNC步進(jìn)電機(jī)控制1 - 什么是 CNC？
- CNC是驅(qū)動(dòng)切割機(jī)的控制器。 最受歡迎的切割機(jī)是銑床。銑床簡(jiǎn)單的銑床有 3 個(gè)軸，而更復(fù)雜的機(jī)器有 4 個(gè)或更多軸。這是一臺(tái)簡(jiǎn)單的 3 軸銑床。每個(gè)軸都用手柄手動(dòng)控制。在數(shù)控機(jī)床上，每個(gè)軸都由電機(jī)和控制器移動(dòng)，以精確控制電機(jī)的旋轉(zhuǎn)。 例如，假設(shè)電機(jī)每轉(zhuǎn)一圈，軸就會(huì)移動(dòng) 1 毫米。 要移動(dòng) 3 毫米，您需要轉(zhuǎn) 3 圈。 控制器如何確保電機(jī)整齊轉(zhuǎn)動(dòng) 3 圈？電機(jī)和回路控制常用的電機(jī)有兩種類型：步進(jìn)電機(jī)和CC電機(jī)（CC=連續(xù)電流）。步進(jìn)電機(jī)通常使用開(kāi)環(huán)運(yùn)動(dòng)控制，而 CC 電機(jī)使用閉環(huán)運(yùn)動(dòng)控制。解釋這意味著什么之
- 關(guān)鍵字： FPGA 步進(jìn)電機(jī) CNC
DDS直接數(shù)字合成
- DDS 是一種用于創(chuàng)建信號(hào)發(fā)生器的好方法。項(xiàng)目介紹任意信號(hào)相位累加器插值
- 關(guān)鍵字： FPGA DDS 直接數(shù)字合成
DDS直接數(shù)字合成4 - 插值
- 現(xiàn)在，雖然相位累加器非常精確，但輸出受到查找表中條目數(shù)量有限的影響：從一個(gè)條目轉(zhuǎn)到下一個(gè)條目時(shí)，輸出值會(huì)“跳躍”。 這對(duì)于低輸出頻率特別敏感，但也會(huì)影響高輸出頻率，這會(huì)在輸出頻譜中引入不需要的頻率。我們將解決這個(gè)問(wèn)題。 為了便于理解，讓我們回到 15 位相位累加器。// sine without linear interpolationreg [14:0] phase_acc; ? ?// 15bitalways @(posedge clk) phase_acc <= phase
- 關(guān)鍵字： FPGA DDS 插值
DDS直接數(shù)字合成3 - 相位累加器
- DDS的第二個(gè)技巧是長(zhǎng)相位累加器。 它允許來(lái)自DDS輸出的信號(hào)頻率非常靈活。我們將通過(guò)一個(gè)示例了解它是如何工作的。 讓我們從這個(gè)簡(jiǎn)單的代碼開(kāi)始。reg [10:0] cnt; ? // 11bit counteralways @(posedge clk) cnt <= cnt + 11'h1;sine_lookup my_sine(.clk(clk), .addr(cnt), .value(sine_lookup_output));計(jì)數(shù)器實(shí)際上是一個(gè)“相位累加器”。 那是因?yàn)樗看?/li>
- 關(guān)鍵字： FPGA DDS 相位累加器
DDS直接數(shù)字合成2 - 任意信號(hào)
- 為了生成任意信號(hào)，DDS 依賴于兩個(gè)主要技巧。LUT第一個(gè) DDS 技巧是 LUT（查找表）。 LUT 是一個(gè)表格，用于保存我們想要生成的模擬信號(hào)的形狀。在FPGA中，LUT是作為blockram實(shí)現(xiàn)的。 在上圖中，我們使用了 512x10 位 LUT，它通常適合一個(gè)或兩個(gè)物理 FPGA 模塊。正弦波最常產(chǎn)生的信號(hào)形狀是正弦波。 它很特別，因?yàn)樗袃蓚€(gè)對(duì)稱性，可以很容易地利用它們來(lái)使 LUT 看起來(lái)更大。在正弦波中，第一個(gè)對(duì)稱性是sin（α）=sin（π-α）。假設(shè)我們的 “my_DDS_LUT” blo
- 關(guān)鍵字： FPGA DDS LUT
DDS直接數(shù)字合成1 - 簡(jiǎn)介
- 讓我們看看FPGA DSS實(shí)現(xiàn)是多么容易。DAC接口好的，您的新FPGA板具有快速DAC（數(shù)模轉(zhuǎn)換器）模擬輸出。 下面是一個(gè)運(yùn)行頻率為10MHz的100位DAC的電路板設(shè)置。在100MHz頻率下，F(xiàn)PGA每10ns向DAC提供一個(gè)新的10位值。DAC輸出模擬信號(hào)，對(duì)于周期性信號(hào)，奈奎斯特限值表示可以達(dá)到高達(dá)50MHz的速度。一個(gè)簡(jiǎn)單的DDSDDS 通常用于生成周期性信號(hào)。 現(xiàn)在，讓我們嘗試一些簡(jiǎn)單的東西并生成一個(gè)方波。module SimpleDDS(DAC_clk, DAC_data);input DA
- 關(guān)鍵字： FPGA DDS DAC接口
FPGA：圖形 LCD 面板- 文本
- 圖形 LCD 面板 4 - 文本讓我們嘗試在面板上顯示字符。 這樣，面板就可以用作文本終端。我們的 480x320 示例面板可用作 80 列 x 40 行控制臺(tái)（使用 6x8 字符字體）或 60 列 x 40 行控制臺(tái)（使用 8x8 字符字體）。 我們將使用“字符生成器”技術(shù)。字符生成器讓我們假設(shè)“你好”這個(gè)詞在屏幕上的某個(gè)地方。在 ASCII 中，它使用 5 個(gè)字節(jié)（0x48、0x65、0x6C、0x6C、0x6F）。 我們的簡(jiǎn)單字符生成器使用一個(gè) RAM 來(lái)保存要顯示的字符，并使用一個(gè) ROM 來(lái)保存
- 關(guān)鍵字： FPGA 圖形LCD面板
FPGA：圖形 LCD 面板- 視頻發(fā)生器
- 圖形 LCD 面板 2 - 視頻發(fā)生器在能夠在面板上顯示任何內(nèi)容之前，我們需要生成視頻同步信號(hào)（H-sync 和 V-sync）。本項(xiàng)目使用的液晶屏具有以下特點(diǎn)：?jiǎn)紊?，分辨率?480x320（約 150000 像素）。同步接口，4位數(shù)據(jù)接口（每個(gè)時(shí)鐘輸入4個(gè)像素）。沒(méi)有屏幕外時(shí)間。使用 4 位數(shù)據(jù)輸入時(shí)，我們需要水平 480/4=120 個(gè)時(shí)鐘。使用 320 行，一個(gè)完整的視頻幀需要 120x320=38400 個(gè)時(shí)鐘。代碼如下所示：parameter ScreenWidth =&n
- 關(guān)鍵字： FPGA 圖形LCD面板 視頻發(fā)生器
FPGA：圖像化LCD屏-介紹
- 圖形LCD面板使用數(shù)字接口，易于與FPGA連接。不同的接口圖形 LCD 面板有 2 種風(fēng)格：具有類似視頻的界面具有類似 CPU 外設(shè)的接口1.類似視頻的界面2. 類似CPU外設(shè)的接口優(yōu)勢(shì)低成本和廣泛可用（例如用于筆記本電腦）易于通過(guò) FPGA 進(jìn)行控制自由顯示的內(nèi)容（幀緩沖/動(dòng)態(tài)視頻/精靈/硬件鼠標(biāo)光標(biāo)......或這些的任意組合）易于連接到微控制器幀緩沖存儲(chǔ)器集成在面板上弊端需要視頻控制器（FPGA 或?qū)Ｓ眯酒┬枰恍┩獠看鎯?chǔ)器（用于幀緩沖器、字符生成器等）更高的成本和更低的可用性僅適用于幀緩沖器應(yīng)用
- 關(guān)鍵字： FPGA 圖形LCD面板
fpga介紹
FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]
fpga研討會(huì)推薦
fpga電路
fpga相關(guān)帖子
fpga資料下載
fpga視頻
fpga專欄文章
熱門主題
FPGA-to-ASIC
CPLD/FPGA
FPGA)
DSP+FPGA
FPGA專題
FPGA專題安全
FPGA專題汽車
FPGA專題消費(fèi)
現(xiàn)場(chǎng)可編程門陣列（FPGA）
Spartan.FPGA
FPGA/EPLD
PLD/FPGA
Virtex-5FPGA
FPGA/MCU
FPGA-SPARTAN
FPGA：QuartusⅡ
視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO
ASIC、FPGA和DSP
FPGA/
FPGA/CPLD開(kāi)發(fā)
現(xiàn)場(chǎng)可編程門陣列(FPGA)
ASIC-to-FPGA
樹(shù)莓派
linux
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473