3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	hdl
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          實驗17：分頻器
          
                                                            
            
                    	
          • 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握分頻器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務(wù)設(shè)計一個任意整數(shù)分頻器。實驗原理時鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設(shè)計中使用頻率非常高的基本設(shè)計之一。一般在FPGA中都有集成的鎖相環(huán)可以實現(xiàn)各種時鐘的分頻和倍頻設(shè)計，但是通過語言設(shè)計進行時鐘分頻是最基本的訓練，在對時鐘要求不高的設(shè)計時也能節(jié)省鎖相環(huán)資源。在本實驗中我們將實現(xiàn)任意整數(shù)的分頻器，分頻
            • 
                    	                        
          • 關(guān)鍵字：
                        分頻器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實驗16：扭環(huán)形計數(shù)器
          
                                                            
            
                    	
          • 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握扭環(huán)形計數(shù)器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務(wù)設(shè)計一個右移扭環(huán)形計數(shù)器。實驗原理將移位寄存器的輸出非q0連接到觸發(fā)器q3的輸入，這樣就構(gòu)成了一個扭環(huán)形計數(shù)器。初始化復位時，給q0一個初值0000，則在循環(huán)過程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級描述右移扭環(huán)形計數(shù)器程序清單tw
            • 
                    	                        
          • 關(guān)鍵字：
                        扭環(huán)形計數(shù)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實驗15：環(huán)形計數(shù)器
          
                                                            
            
                    	
          • 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握環(huán)形計數(shù)器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務(wù)設(shè)計一個4位右循環(huán)一個1的環(huán)形計數(shù)器。實驗原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個觸發(fā)器中只有一個輸出為1，另外3個為0，這樣就構(gòu)成了一個環(huán)形計數(shù)器。初始化復位時，給q0一個置位信號，則唯一的1將在環(huán)形計數(shù)器中循環(huán)移位，每4個時鐘同期輸出一個高電平脈沖。Verilog HDL建模描述用行為級描述
            • 
                    	                        
          • 關(guān)鍵字：
                        環(huán)形計數(shù)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實驗14：移位寄存器
          
                                                            
            
                    	
          • 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握移位寄存器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務(wù)本實驗的任務(wù)是設(shè)計一個7位右移并行輸入、串行輸出的移位寄存器。實驗原理如果將多個觸發(fā)器級聯(lián)就構(gòu)成一個多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個置數(shù)/移位控制信號。當LD/SHIFT為1時，在CP作用下，從輸入端A、B、C、D并行接收數(shù)據(jù)；當LD/SHIFT為0時，在
            • 
                    	                        
          • 關(guān)鍵字：
                        移位寄存器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實驗13：JK觸發(fā)器
          
                                                            
            
                    	
          • 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握JK觸發(fā)器原理；（3）學習用Verilog HDL語言行為機描述方法描述JK觸發(fā)器電路。實驗任務(wù)本實驗的任務(wù)是設(shè)計一個JK觸發(fā)器實驗原理帶使能端RS鎖存器的輸入端R=S=1時，鎖存器的次態(tài)不確定，這一因素限制了其應(yīng)用。為了解決這個問題，根據(jù)雙穩(wěn)態(tài)元件兩個輸出端互補的特點，用Q和非Q反饋控制輸入信號，并用J代替S,用K代替R,構(gòu)成了J-K鎖存器。Verilog HDL建模描述用行為級描述實現(xiàn)的帶異步
            • 
                    	                        
          • 關(guān)鍵字：
                        JK觸發(fā)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實驗12：邊沿觸發(fā)的D觸發(fā)器
          
                                                            
            
                    	
          • 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握D觸發(fā)器原理；（3）學習用Verilog HDL語言行為機描述方法描述D觸發(fā)器電路。實驗任務(wù)本實驗的任務(wù)是描述一個帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時鐘信號clk，撥碼開關(guān)的狀態(tài)作為觸發(fā)器輸入信號d，觸發(fā)器的輸出信號q和~q，用來分別驅(qū)動開發(fā)板上的LED，在clk上升沿的驅(qū)動下，當撥碼開關(guān)狀態(tài)變化時LED狀態(tài)發(fā)生相應(yīng)變化。實驗原理從D觸發(fā)器的特
            • 
                    	                        
          • 關(guān)鍵字：
                        D觸發(fā)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實驗11：RS觸發(fā)器
          
                                                            
            
                    	
          • 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握RS觸發(fā)器原理；（3）學習用Verilog HDL語言行為級描述方法描述RS觸發(fā)器電路。實驗任務(wù)本實驗的任務(wù)是描述一個RS觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時鐘信號clk，撥碼開關(guān)的狀態(tài)作為觸發(fā)器輸入信號S,R，觸發(fā)器的輸出信號Q和非Q，用來分別驅(qū)動開發(fā)板上的LED，在clk上升沿的驅(qū)動下，當撥碼開關(guān)狀態(tài)變化時LED狀態(tài)發(fā)生相應(yīng)變化。實驗原理基本RS觸發(fā)器可以由兩
            • 
                    	                        
          • 關(guān)鍵字：
                        RS觸發(fā)器  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          實驗10：七段數(shù)碼管
          
                                                            
            
                    	
          • 1. 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握數(shù)碼管驅(qū)動；（3）學習用Verilog HDL描述數(shù)碼管驅(qū)動電路。2. 實驗任務(wù)在數(shù)碼管上顯示數(shù)字。3. 實驗原理數(shù)碼管是工程設(shè)計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管（如果包括右下的小點可以認為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點的dp位段組成。實際是由8個LED燈組成的，控制每個LED的點亮或熄滅實現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽極數(shù)碼管和共陰極數(shù)碼管，結(jié)構(gòu)如下圖
            • 
                    	                        
          • 關(guān)鍵字：
                        七段數(shù)碼管  FPGA  Lattice Diamond  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          HDL仿真器基于事件的仿真算法 
          
                                                            
                                        
            
                    	
          • 　　目前，HDL仿真器主要有三種實現(xiàn)算法(機制)：基于時間的算法(Time-Based)、基于事件的算法(Event-Based，EBS)和基于周期的算法(Cycle-Based，CBS)　　基于時間的算法適合處理連續(xù)的時間及變量，其會在每一個時間點對所有的電路元件進行計算。但是，在大部分情況下，每一個時間點只有約2%~10%的電路處于活動(運行)狀態(tài)，所以該算法效率非常低?！　』谑录乃惴ㄟm合處理離散的時間、狀態(tài)和變量。該算法只有在電路狀態(tài)發(fā)生變化時才進行處理，只仿真那些可能引起電路狀態(tài)改變的元件。仿
            • 
                    	                        
          • 關(guān)鍵字：
                        HDL  仿真器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          哈夫曼編碼的HDL實現(xiàn)
          
                                                            
                                        
            
                    	
          • 　　Huffman編碼是一種可變字長的無損壓縮編碼。根據(jù)字符出現(xiàn)的概率得到的可變字長編碼表是Huffman編碼的核心。概率低的字符使用較短的編碼，概率高的字符使用的長的編碼?！　uffman編碼的具體方法是將序列中的信源符號先按出現(xiàn)的頻次排序，把兩個最小的頻次相加，作為新的頻次和剩余的頻次重新排序，再把最小的兩個頻次相加，再重新排序，直到最后變成序列的總長度。每次挑出的最小兩個頻次所對應(yīng)的信源符號或信源符號集構(gòu)成二叉樹的左右兩支，對這左右兩支賦予“0”和“1”的權(quán)重。符號的編碼從樹的根部開始一直到達符號
            • 
                    	                        
          • 關(guān)鍵字：
                        哈夫曼編碼  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          智能家居多媒體聲光電同步演示系統(tǒng)方案
          
                                                            
            
                    	
          • 智能家居多媒體聲光電同步演示系統(tǒng)方案-HDL建筑智能照明控制系統(tǒng)借助各種不同的“預設(shè)置”控制方式和控制元件，對不同時間不同環(huán)境的光照度進行精確設(shè)置和合理管理。
            • 
                    	                        
          • 關(guān)鍵字：
                        HDL  智能家居                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          新手福音：概述學習FPGA的一些常見誤區(qū)
          
                                                            
            
                    	
          • 新手福音：概述學習FPGA的一些常見誤區(qū)-很多剛開始學習FPGA的朋友們經(jīng)常會遇上一些誤區(qū)而無從解決，F(xiàn)PGA為什么是可以編程的？通過HDL語言怎么看都看不出硬件結(jié)構(gòu)？...本文就這個方面進行解析。
            • 
                    	                        
          • 關(guān)鍵字：
                        可編程邏輯器件  FPGA  HDL  FPGA教程                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          把HDL模塊用NGC格式加密并在其他項目中調(diào)用
          
                                                            
            
                    	
          • 把HDL模塊用NGC格式加密并在其他項目中調(diào)用-前面創(chuàng)新網(wǎng)網(wǎng)友Ricky Su發(fā)了篇博文《 說說FPGA中的黑盒子（BlackBox）》，學習了感覺很好用，最近在網(wǎng)上又找到一篇講該方面內(nèi)容的文章，感覺寫的很好轉(zhuǎn)發(fā)來與大家共享，文章如下
            • 
                    	                        
          • 關(guān)鍵字：
                        NGC  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL簡明教程(2)
          
                                                            
            
                    	
          • Verilog HDL簡明教程(2)-模塊是Verilog 的基本描述單位，用于描述某個設(shè)計的功能或結(jié)構(gòu)及其與其他模塊通信的外部端口。
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL 設(shè)計模擬
          
                                                            
            
                    	
          • Verilog HDL 不僅提供描述設(shè)計的能力，而且提供對激勵、控制、存儲響應(yīng)和設(shè)計驗證的建模能力。激勵和控制可用初始化語句產(chǎn)生。驗證運行過程中的響應(yīng)可以作為 “ 變化時保存 ” 或作為選通的數(shù)據(jù)存儲。最后，設(shè)計驗證可以通過在初始化語句中寫入相應(yīng)的語句自動與期望的響應(yīng)值比較完成。
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  設(shè)計模擬                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共97條
	2/7			«
														1																2																3																4																5																6																7							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          hdl介紹
          
      			
          
		      	
          
		      			      			      	　HDL(Hardware Description Language)，是硬件描述語言。顧名思義，硬件描述語言就是指對硬件電路進行行為描述、寄存器傳輸描述或者結(jié)構(gòu)化描述的一種新興語言。
　　主流的HDL分為VHDL和Verilog HDL。VHDL誕生于1982年。在1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言。自IEEE公布了VHDL的標準版本，IEEE- 1076（簡稱		      	[ 查看詳細 ]
		      			      	
          
    		
          
  		
          
  		  		  		  		
  		  		  		
  		  		  		
  		        		  		
  		  		
          
    		
          
      			
          
        			
          熱門主題
          
      			
          
      			
          
       	          						VHDL/VerilogHD   
										VHDL/CPLD   
										Active-HDL   
										VHDL.Programming   
										.Verilog.HDL.   
										Verilog-Hdl   
										(HDL)   
										X-HDL   
										Verylog-HDL   
										VHDL-AMS   
										樹莓派   
					linux   
      			
          
    		
          
  		
          
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();