<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

北京｜上海｜來與TI一起探索嵌入式未來來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！來與TE一起探索暖通空調(diào)系統(tǒng)連接解決方案

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> hdl

hdl 文章進(jìn)入hdl技術(shù)社區(qū)

Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

數(shù)字電路設(shè)計工程師一般都學(xué)習(xí)過編程語言、數(shù)字邏輯基礎(chǔ)、各種EDA軟件工具的使用。就編程語言而言，國內(nèi)外大多數(shù)學(xué)校都以C語言為標(biāo)準(zhǔn)，只有少部分學(xué)校使用Pascal 和Fortran。算法的描述和驗證常用C語言來做。例如要
關(guān)鍵字： Verilog HDL C語言詳解

Verilog HDL獨家程序設(shè)計經(jīng)驗分享

對于Verilog HDL的初學(xué)者，經(jīng)常會對語法中的幾個容易混淆的地方產(chǎn)生困惑。下面列出幾個常見問題和解決它們的小竅門。1.“=”和“=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(=
關(guān)鍵字： Verilog HDL 家程序設(shè)計

Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)

Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可以
關(guān)鍵字： Verilog HDL 基礎(chǔ)教程程序

玩轉(zhuǎn)FPGA必備基礎(chǔ)

通過論壇里如火如荼的FPGA DIY活動就能看出來FPGA必然是現(xiàn)今的技術(shù)熱點之一。無論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門。網(wǎng)絡(luò)上各種開發(fā)板、培訓(xùn)班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識呢?下面我們慢慢道來。
關(guān)鍵字： FPGA HDL Altera Xilinx DIY

U盤SoC的設(shè)計與實現(xiàn)

設(shè)計和實現(xiàn)了U盤SoC。本系統(tǒng)包括USB CORE和已驗證過的CPU核、Nandflash、UDC_Control等模塊，模塊間通過總線進(jìn)行通信。其中USB CORE為本文設(shè)計的重點，用Verilog HDL語言實現(xiàn)，同時并為此設(shè)計搭建了功能完備的Modelsim仿真環(huán)境，進(jìn)行了仿真驗證。
關(guān)鍵字： U盤片上系統(tǒng) USB Verilog HDL

電路設(shè)計模塊化與設(shè)計重利用

摘要：本文主要介紹了在Cadence Board Design System上實現(xiàn)電路設(shè)計模塊化與設(shè)計重利用的設(shè)計方法。
關(guān)鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

隨著電路設(shè)計復(fù)雜程度的增加，設(shè)計
關(guān)鍵字： Cadence Concept&mdash HDL 原理圖子電路模塊化層次化

8位無符號數(shù)乘法運算HDL設(shè)計實例

原理分析加減乘除是運算的基礎(chǔ)，也是我們在小學(xué)課堂里的重點必修課。乘除運算雖然對于我們今天來說還是小菜一碟，讓計算機做起來也是九牛一毛不足掛齒，但是要真探究一下計算機是如何完乘除運算的，可還真有
關(guān)鍵字： HDL 8位符號乘法運算

Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

1 引言近30年來，由于微電子學(xué)和計算機科學(xué)的迅速發(fā)展，給EDA(電子設(shè)計自動化)行業(yè)帶來了巨大的變化。特別是進(jìn)入20世紀(jì)90年代后，電子系統(tǒng)已經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式?？梢哉f
關(guān)鍵字： Verilog FPGA CPLD HDL

基于Verilog HDL語言的32X8 FIFO設(shè)計

摘要:介紹了FIFO的基本概念、設(shè)計方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲器的交替讀、寫機制,實現(xiàn)了FIFO的基本功能,同時使本32X8 FIFO擁有可同時讀、寫的能力,完全基于Verilog HDL語言實現(xiàn)了電路功能
關(guān)鍵字： Verilog 32X8 FIFO HDL

基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證

摘要：在此利用VerilogHDL設(shè)計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄...
關(guān)鍵字： CAN總線控制器 FPGA Verilog HDL

Verilog HDL設(shè)計自動數(shù)據(jù)采集系統(tǒng)

隨著數(shù)字時代的到來，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類生活的各個方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moores Law)的預(yù)言也在集成電路的發(fā)展過程中被印證了，數(shù)字系統(tǒng)的設(shè)計理
關(guān)鍵字： Verilog HDL 自動數(shù)據(jù)采集系統(tǒng)

基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證

摘要：在此利用Verilog HDL設(shè)計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個模塊，然后用Verilog HDL硬件描述語言設(shè)計了各個功能模塊，并使用Modelsim軟件
關(guān)鍵字：控制器設(shè)計驗證總線 CAN Verilog HDL 語言基于

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動生成 HDL 代碼，允許工程師利用廣泛應(yīng)用的 MATLAB 語言實現(xiàn) FPGA 和 ASIC 設(shè)計。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測試 FPGA 和 ASIC 設(shè)計的 FPGA 硬件在環(huán)功能。有了這兩個產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗證的能力。
關(guān)鍵字： MathWorks FPGA HDL

基于XCR3032的大容量FLASH存儲器接口設(shè)計

摘要：提出一種使用Xilinx公司生產(chǎn)的低功耗CPLD芯片XCR3032來實現(xiàn)微控制器與大容量FLASH存儲器相接口的...
關(guān)鍵字： XCR3032 FLASH存儲器 K9K1G08U0M Verilog HDL

學(xué)習(xí)FPGA應(yīng)注意的問題

FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個版本的，這個是基礎(chǔ)，多了解也有助于形成硬件設(shè)計的思想。在語言方面，建議初學(xué)者學(xué)習(xí)Verilog語言，VHDL語言語法規(guī)范嚴(yán)格，調(diào)試起來很慢，Verilog語言容易上手，而且，一般大型企業(yè)都是用Verilog語言。
關(guān)鍵字：賽靈思 FPGA HDL

共97條 5/7 |‹ « 1 2 3 4 5 6 7 »

hdl介紹

　HDL(Hardware Description Language)，是硬件描述語言。顧名思義，硬件描述語言就是指對硬件電路進(jìn)行行為描述、寄存器傳輸描述或者結(jié)構(gòu)化描述的一種新興語言。　　主流的HDL分為VHDL和Verilog HDL。VHDL誕生于1982年。在1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE- 1076（簡稱 [ 查看詳細(xì) ]

hdl相關(guān)帖子

Altera推薦的HDL代碼風(fēng)格2014.pdf
分享concept HDL學(xué)習(xí)資料
新手自己總結(jié)的HDL設(shè)計流程（菜鳥一枚只求大神更正不對之處）
FPGA設(shè)計經(jīng)驗談
玩轉(zhuǎn)FPGA必備基礎(chǔ)
《設(shè)計與驗證：Verilog+HDL》--這本書讓你強化你的代碼風(fēng)格，邁向準(zhǔn)高手必讀
XHDL_4.21PJB軟件
CPLD DIY申請?zhí)?/a>

hdl資料下載

Altera推薦的HDL代碼風(fēng)格2014.pdf
Verilog HDL數(shù)字設(shè)計與綜合夏宇聞譯（第二版）.rar
Verilog-HDL實踐與應(yīng)用系統(tǒng)設(shè)計-210頁-18.0M.rar
王金明：《Verilog HDL 程序設(shè)計教程》及配套源碼.rar
王金明：《Verilog HDL 程序設(shè)計教程》及配套源碼.rar
Design Entry HDL原理圖分冊教程.pdf
verilog HDL 教程
A Verilog HDL Test Bench Primer

hdl視頻

【中文講解】Vivado UltraFast 設(shè)計方法
ZRtech手把手教你學(xué)FPGA/CPLD

相關(guān)主題

HDLC　 VHDL　 HDL　 VHDL-CPLD　 VHDL/VerilogHD　 VHDL/CPLD　 Active-HDL　 VHDL.Programming　 .Verilog.HDL.　 Verilog-Hdl　 (HDL)　 X-HDL　 Verylog-HDL　 VHDL-AMS　

熱門主題

Active-HDL VHDL.Programming .Verilog.HDL. Verilog-Hdl (HDL) X-HDL Verylog-HDL VHDL-AMS 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();