iso2-cmos 文章進(jìn)入iso2-cmos技術(shù)社區(qū)

CMOS圖像傳感器IBIS5-B-1300的驅(qū)動(dòng)時(shí)序設(shè)計(jì)

介紹Cypress公司的圖像傳感器IBIS5-B-1300，分析其特性和工作原理，并對(duì)其兩種快門方式進(jìn)行了比較。在此基礎(chǔ)上設(shè)計(jì)它所需要的時(shí)序控制電路。選用Xilinx公司的Spartan3系列FPGA芯片XC3S50作為硬件設(shè)計(jì)平臺(tái)，對(duì)采用不同配置和快門的時(shí)序控制電路進(jìn)行了仿真。實(shí)驗(yàn)結(jié)果表明，設(shè)計(jì)的驅(qū)動(dòng)電路能夠滿足成像器的工作需求。
關(guān)鍵字：時(shí)序設(shè)計(jì) 驅(qū)動(dòng) IBIS5-B-1300 圖像傳感器 CMOS 數(shù)字信號(hào)

全球最大容量爾必達(dá)4Gb DDR3顆粒開發(fā)完成

　　日本DRAM大廠爾必達(dá)今天宣布，已經(jīng)成功開發(fā)出4Gbit容量DDR3內(nèi)存顆粒。這是目前市場(chǎng)上DDR3顆粒的最大容量，只需單面8顆即可組成 4GB容量?jī)?nèi)存條，雙面16顆即可構(gòu)成單條8GB內(nèi)存。該顆粒使用40nm CMOS工藝制造，相比同工藝的2Gb顆?？晒?jié)能30%。支持x4、x8、x16 bit位寬，其中x4/x8位寬版本采用78-ball FBGA封裝，x16bit產(chǎn)品采用96-ball FBGA封裝。除DDR3標(biāo)準(zhǔn)的1.5V電壓外，還可支持1.35V低壓標(biāo)準(zhǔn)。　　爾必達(dá)計(jì)劃將該顆粒使用在單條32
關(guān)鍵字：爾必達(dá) 40nm CMOS DDR3

低成本CMOS圖像傳感器對(duì)醫(yī)學(xué)技術(shù)的推動(dòng)作用

低成本CMOS圖像傳感器對(duì)醫(yī)學(xué)技術(shù)的推動(dòng)作用, 醫(yī)學(xué)技術(shù)一直是CCD(電荷耦合設(shè)備)圖像傳感器的重要應(yīng)用領(lǐng)域之一。現(xiàn)在，CMOS傳感器已進(jìn)入高速發(fā)展時(shí)期。究其原因，首先，CMOS圖像質(zhì)量可與CCS圖像相媲美。其次，利用標(biāo)準(zhǔn)半導(dǎo)體制造工藝，CMOS傳感器在價(jià)格方面占據(jù)很
關(guān)鍵字： CMOS 圖像傳感器動(dòng)作

臺(tái)積電讓大家感到驚奇的7件事

　　象過去多年來一樣, 在今年的會(huì)上臺(tái)積電也爆出讓人感到驚奇的新工藝技術(shù)。它的新工藝路線圖, 包括CMOS,Analog,MEMS,RF等領(lǐng)域。以下是在一天的會(huì)中對(duì)于會(huì)議的觀察及感受; 　　1,Morris張去年79歲高令重新執(zhí)掌臺(tái)積電, 那時(shí)正值全球IC業(yè)混亂時(shí)代, 它又重新?lián)P帆啟航。但是在此次會(huì)上見到張時(shí)仍是如1990年首次見到它時(shí)那樣精力充沛而健談。更重要的是在公司經(jīng)歷40nm的風(fēng)波后,它似乎為客戶重塑了信心及在它的掌舵下公司又重新采取積極的投資, 研發(fā)與招工策略, 張認(rèn)為至今年底公司將從今日的2
關(guān)鍵字：臺(tái)積電 CMOS Analog MEMS RF

三星宣布新型CMOS傳感器量產(chǎn)技術(shù)

韓國三星電子宣布提高CMOS傳感器靈敏度的背面照射技術(shù)達(dá)到了實(shí)用化水平，2010年將批量生產(chǎn)產(chǎn)品。至此，三家大型...
關(guān)鍵字： CMOS 傳感器

張忠謀談半導(dǎo)體業(yè) 需要加強(qiáng)合作

　　臺(tái)積電總裁張忠謀認(rèn)為,雖然近期IC業(yè)的形勢(shì)越來越好, 但是產(chǎn)業(yè)還是面臨諸多挑戰(zhàn)。　　在近期舉行的臺(tái)積電技術(shù)會(huì)上張忠謀表示,摩爾定律正在減緩和芯片制造成本越來越高，因此臺(tái)積電將比過去在芯片制造商與代工之間更加加強(qiáng)緊密合作。　　它對(duì)于大家說,此種合作關(guān)系要從芯片設(shè)計(jì)開始, 并相信未來臺(tái)積電會(huì)做得更好。　　它同時(shí)指出，加強(qiáng)合作要依技術(shù)為先。從技術(shù)層面, 那些老的，包括新的代工競(jìng)爭(zhēng)者, 如GlobalFoundries,Samsung及UMC,對(duì)于臺(tái)積電都能構(gòu)成大的威脅。　　非常幸運(yùn), 大部分
關(guān)鍵字：臺(tái)積電 20nm CMOS

低功耗高轉(zhuǎn)換速率CMOS模擬緩沖器

提出了減小輸入電容的軌到軌電壓緩沖器。軌到軌操作不僅在電路的輸出端，同樣在電路的輸入端實(shí)現(xiàn)。所介紹電路的AB特性導(dǎo)致了低功耗和高的轉(zhuǎn)換速率，使它很適合驅(qū)動(dòng)大的電容負(fù)載。仿真結(jié)果已經(jīng)提供了該電路的操作。
關(guān)鍵字： CMOS 低功耗轉(zhuǎn)換速率模擬

CMOS集成CD4013觸摸開關(guān)

這個(gè)電路是使用，CMOS集成電路CD4013雙D正反器，分別接成一個(gè)單穩(wěn)態(tài)電路和一個(gè)雙穩(wěn)態(tài)電路。單穩(wěn)態(tài)電路的作用是對(duì)觸摸信號(hào)進(jìn)行脈波寬度整形，保證每次觸摸動(dòng)作都可靠。雙穩(wěn)態(tài)電路用來驅(qū)動(dòng)晶體管Q1的開通或關(guān)閉，進(jìn)而控
關(guān)鍵字：開關(guān) 觸摸 CD4013 集成 CMOS

基于3GHz CMOS低噪聲放大器優(yōu)化設(shè)計(jì)

　摘要：基于0.18 μm CMOS工藝，采用共源共柵源極負(fù)反饋結(jié)構(gòu)，設(shè)計(jì)了一種3 GHz低噪聲放大器電路。從阻抗匹配及噪聲優(yōu)化的角度分析了電路的性能，提出了相應(yīng)的優(yōu)化設(shè)計(jì)方法。仿真結(jié)果表明，該放大器具有良好的性能
關(guān)鍵字： 3GHz CMOS 低噪聲放大器優(yōu)化設(shè)計(jì)

5.6GHz CMOS低噪聲放大器設(shè)計(jì)

摘要：分析了一種射頻COMS共源-共柵低噪聲放大器的設(shè)計(jì)電路，采用TSMC 90nm低功耗工藝實(shí)現(xiàn)。仿真結(jié)果表明：在5．6GHz工作頻率，電壓增益約為18．5dB；噪聲系數(shù)為1．78dB；增益1dB壓縮點(diǎn)為-21．72dBm；輸入?yún)⒖既A交
關(guān)鍵字： CMOS 5.6 GHz 低噪聲

CMOS探測(cè)器在射線檢測(cè)中的設(shè)計(jì)應(yīng)用

概述：以CMOS探測(cè)器為記錄介質(zhì)的數(shù)字化射線檢測(cè)技術(shù)，檢測(cè)精度高、溫度適應(yīng)性好、結(jié)構(gòu)適應(yīng)性強(qiáng)。CMOS射線掃描探測(cè)器探測(cè)單元排成線陣列，需要在檢測(cè)時(shí)進(jìn)行相對(duì)掃描運(yùn)動(dòng)，逐線采集并拼成完整的透照投影圖像。介紹了檢
關(guān)鍵字：設(shè)計(jì) 應(yīng)用檢測(cè) 射線探測(cè)器 CMOS

基于單晶片CMOS語音合成的ASIC設(shè)計(jì)

引言　　近年語音集成電路獲得迅速發(fā)展，其應(yīng)范圍越越廣，自動(dòng)售貨機(jī)、ATM柜員機(jī)，部直通電話機(jī)以及玩具等方面應(yīng)量語音合成芯片。該芯片部采脈寬調(diào)制，數(shù)字信號(hào)確還原成模擬信號(hào)，從而使得電路輸出端不需接D/A轉(zhuǎn)換；
關(guān)鍵字： ASIC 設(shè)計(jì) 合成語音晶片 CMOS 基于

淺析：視頻監(jiān)控相關(guān)技術(shù)發(fā)展與市場(chǎng)動(dòng)向

最早的視頻監(jiān)控系統(tǒng)是全模擬的視頻監(jiān)控系統(tǒng)，也稱閉路電視監(jiān)控系統(tǒng)(CCTV)。圖像信息采用視頻電纜，以模擬方式傳...
關(guān)鍵字：數(shù)字網(wǎng)絡(luò) 視頻監(jiān)控 CMOS 圖像傳感器智能芯片

DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì)

DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì),本文設(shè)計(jì)了一種應(yīng)用于DSP內(nèi)嵌鎖相環(huán)的低功耗、高線性CM0S壓控環(huán)形振蕩器。電路采用四級(jí)延遲單元能方便的獲得正交輸出時(shí)鐘，每級(jí)采用RS觸發(fā)結(jié)構(gòu)來產(chǎn)生差分輸出信號(hào)，在有效降低靜態(tài)功耗的同時(shí)．具有較好的抗噪聲能力。在延遲單元的設(shè)計(jì)時(shí)。綜合考慮了電壓控制的頻率范圍以及調(diào)節(jié)線性度，選擇了合適的翻轉(zhuǎn)點(diǎn)。仿真結(jié)果表明．電路叮實(shí)現(xiàn)2MHz至90MHz的頻率調(diào)節(jié)范圍，在中心頻率附近具有很高的調(diào)節(jié)線性度，可完全滿足DSP芯片時(shí)鐘系統(tǒng)的要求。
關(guān)鍵字：振蕩器設(shè)計(jì) 環(huán)形 CMOS 內(nèi)嵌 PLL DSP

CMOS音頻功率放大器的旁路電壓控制電路

摘要：基于CSMCO．5μm CMOS工藝設(shè)計(jì)一種帶滯回功能的高穩(wěn)定性電壓控制電路，利用遲滯比較器對(duì)旁路電壓和基準(zhǔn)電壓進(jìn)行比較并控制電容的充放電，提高了電壓的穩(wěn)定性。Cadence Spectre仿真結(jié)果表明，該電路產(chǎn)生的電壓穩(wěn)
關(guān)鍵字： CMOS 音頻功率放大器旁路電壓控制