pcie express xmc 文章 進入pcie express xmc技術(shù)社區(qū)
是德科技推出高保真度PCIe數(shù)字轉(zhuǎn)換器
- 是德科技公司日前宣布推出適用于 U5303A 12 位 PCIe® 數(shù)字轉(zhuǎn)換器的高保真度數(shù)字轉(zhuǎn)換器應(yīng)用選件。 新的應(yīng)用選件 BB1 提供增強性能: · 補償模數(shù)轉(zhuǎn)換器(ADC)和前端失真 · 在交叉模式下最小化雜散信號 · 降低總體噪聲帶寬 從而讓整個帶寬范圍內(nèi)會產(chǎn)生非常高且統(tǒng)一的測量保真度,對射頻和無線頻域測量非常有幫助。數(shù)字轉(zhuǎn)換器的后期處理補償功能也能提供更出色的無雜散動態(tài)范圍(SFDR)和互調(diào)產(chǎn)物(IMx)技術(shù)指標(biāo)。
- 關(guān)鍵字: 是德科技 PCIe
Mouser供貨IDT 3.3V PCIe時鐘發(fā)生器 超低功耗帶來出色的散熱表現(xiàn)
- 貿(mào)澤電子 (Mouser Electronics) 即日起開始分銷Integrated Device Technology (IDT) 推出的9FGL PCI Express (PCIe) 時鐘發(fā)生器。9FGL系列時鐘發(fā)生器是IDT 3.3V低功耗PCIe系列的新成員,支持有或無擴頻的共用時鐘 (CC) 架構(gòu)以及獨立參考無擴頻 (SRnS) PCIe時鐘架構(gòu)。9FGL06和9FGL08發(fā)生器功耗分別為120mW和130mW,為功耗最低的3.3V PCIe時鐘發(fā)生器,能夠有效消除對高性能消費類產(chǎn)品散熱問
- 關(guān)鍵字: Mouser PCIe
挑戰(zhàn)銅線互連極限 PCIe 4.0還要等兩年

- 開發(fā)PCI Express (PCIe) 4.0互連介面規(guī)格的工程師們,已經(jīng)在實驗室里將其傳輸速度推到了16 GT/s (GTransfers/second);但遺憾的是,此恐怕會是銅線互連規(guī)格最后一次大躍進的新規(guī)格,最終版本恐怕在2017年初之前難以出世。 負(fù)責(zé)開發(fā)最新PCI Express規(guī)格的PCI SIG預(yù)期,0.7版的PCIe 4.0可在今年底完成,但屆時該技術(shù)并不會有太大的變化。而在PCIe 4.0正式公布之前,包括Cadence與Synopsys等廠商,都將于近日舉行的年度PCI
- 關(guān)鍵字: PCIe
高速數(shù)據(jù)傳輸設(shè)計:對于差分對的要求

- 差分對:你真正需要了解的內(nèi)容 對于速度的渴求始終在增長,傳輸速率每隔幾年就會加倍。這一趨勢在諸如計算、SAS和SATA存儲方面的PCIe以及云計算中的千兆以太網(wǎng)等很多現(xiàn)代通信系統(tǒng)中很普遍。信息革命對通過傳輸介質(zhì)傳送數(shù)據(jù)提出了巨大挑戰(zhàn)。目前的傳輸介質(zhì)仍然依賴于銅線,數(shù)據(jù)鏈路中的信號速率可以達到大于25Gbps,并且端口吞吐量可以大于100Gbps. 這些串行數(shù)據(jù)傳輸設(shè)計使用差分信號的方式,通過被稱為差分對的一對銅線來傳送數(shù)據(jù)。A線路和B線路內(nèi)的信號是等振幅、反相位高速脈沖。差分信號在很多電路
- 關(guān)鍵字: 差分對 PCIe
數(shù)據(jù)中心再加速 閃迪推出新一代PCIe應(yīng)用程序加速器

- 全球領(lǐng)先的閃存存儲解決方案供應(yīng)商閃迪公司日前宣布推出新一代Fusion ioMemoryTMPCIe應(yīng)用程序加速器以顯著改善性能,同時幫助推動數(shù)據(jù)中心整合和實現(xiàn)更低的總體擁有成本。這款全新Fusion ioMemory PCIe應(yīng)用程序加速器由閃迪NAND閃存和虛擬存儲層(VSL)數(shù)據(jù)訪問加速軟件構(gòu)成,在提升高達4倍性價比的同時,其產(chǎn)品訂價相比上一代Fusion ioDrive2下降達61%。 閃迪企業(yè)存儲解決方案部門高級副總裁兼總經(jīng)理John Scaramuzzo表示:“自推出八年
- 關(guān)鍵字: 閃迪 PCIe
Silicon Labs推出新型PCI Express緩沖器簡化數(shù)據(jù)中心時鐘設(shè)計

- 為互聯(lián)網(wǎng)基礎(chǔ)設(shè)施提供高性能時鐘解決方案的領(lǐng)導(dǎo)廠商SiliconLabs(芯科實驗室有限公司)今天宣布推出PCIExpress(PCIe)Gen1/2/3扇出緩沖器,此產(chǎn)品為包括服務(wù)器、存儲器和交換機在內(nèi)的數(shù)據(jù)中心應(yīng)用而設(shè)計。針對當(dāng)今領(lǐng)先的x86主板和服務(wù)器系統(tǒng),新型的Si5310x/11x/019 PCIe緩沖器是業(yè)內(nèi)最高能效的扇出緩沖器,有效擴展了Silicon Labs不斷壯大的PCIe計時產(chǎn)品線。憑借靈活的輸出數(shù)量選項,新型的PCIe緩沖器能夠完整滿足98%的基于x86的服務(wù)器/存儲器主板設(shè)計需
- 關(guān)鍵字: Silicon Labs 緩沖器 PCI Express
安森美半導(dǎo)體新一代外圍組件快速互連(PCIe)方案優(yōu)化服務(wù)器時鐘應(yīng)用

- 網(wǎng)絡(luò)/無線/云計算、數(shù)字消費、自動測試設(shè)備(ATE)/工業(yè)等應(yīng)用市場的不斷發(fā)展令時鐘技術(shù)在性能和靈活性的結(jié)合越趨重要,而且越來越多的應(yīng)用要求實時時鐘在寬溫度范圍內(nèi)有極高的計時精度。安森美半導(dǎo)體(ON Semiconductor)為滿足市場對更高時鐘精度的需求,不斷開發(fā)和拓展完整時鐘解決方案,降低時間抖動和相位噪聲,同時使系統(tǒng)設(shè)計更加簡單易行。 不同應(yīng)用市場對時鐘方案的需求 不同應(yīng)用市場對時鐘方案的需求各有特點。例如,網(wǎng)絡(luò)、無線和云計算領(lǐng)域需要低于1ps的抖動及低相位噪聲,采用晶體振蕩器(X
- 關(guān)鍵字: PCIe 時鐘 服務(wù)器
利用信號平均技術(shù),消除噪聲干擾,提升重復(fù)信號采樣的精準(zhǔn)度

- 許多高速數(shù)據(jù)采集應(yīng)用,如激光雷達或光纖測試等,都需要從嘈雜的環(huán)境中采集小的重復(fù)信號,因此對于數(shù)據(jù)采集系統(tǒng)的設(shè)計來說,最大的挑戰(zhàn)就是如何最大限度地減少噪聲的影響。利用信號平均技術(shù),可以讓您的測量測試系統(tǒng)獲取更加可靠的、更加有效的測試數(shù)據(jù)。 通常情況下,在模擬信號的測試中,所采集到的數(shù)據(jù)往往夾雜著一些不需要的、隨機的內(nèi)容,這些數(shù)據(jù)是由周圍的干擾或者測試誤差所引起的,我們稱之為隨機噪聲,這種噪聲可能會影響我們的目標(biāo)信號,也就是我們需要采集的數(shù)據(jù)。而采用信號平均技術(shù),則可以減少隨機噪聲的影響,提升信噪比
- 關(guān)鍵字: 凌華 FPGA DSP PCIe-9852 201409
基于PEX8648交換芯片的數(shù)據(jù)處理模塊設(shè)計

- 0 引言 PCI Express是第三代高性能IO總線,在總線結(jié)構(gòu)上采取了根本性的變革,主要體現(xiàn)在兩個方面:一是由并行總線轉(zhuǎn)變?yōu)榇锌偩€;二是采用點到點的互連。將原并行總線結(jié)構(gòu)中橋下面掛連設(shè)備的一條總線變成一條鏈路,一條鏈路可包含一條或多條通路,每條通路由兩對差分信號線組成雙單工的串行傳輸通道,沒有專用的數(shù)據(jù)、地址、控制和時鐘線,總線上各種事務(wù)組成信息包來傳送。點到點的互連方式使得每個設(shè)備由獨立的鏈路連接,獨享帶寬,這是提高傳輸速率的有效解決方案。 隨著數(shù)量不斷增長的PCIe處理單元和外設(shè)
- 關(guān)鍵字: PCI Express PEX8648 PowerPC8640
如何優(yōu)化PCIe 應(yīng)用中的時鐘分配

- PCI Express® (PCIe®) 是一項業(yè)界領(lǐng)先的標(biāo)準(zhǔn)輸入/輸出 (I/O) 技術(shù),是服務(wù)器、個人電腦以及其它應(yīng)用中最常用的 I/O 接口之一。該標(biāo)準(zhǔn)多年來不斷發(fā)展,以適應(yīng)更高的數(shù)據(jù)速率(見表 1)。第 3 代 PCIe 引入了全新的編碼方案,其可在不增加數(shù)據(jù)速率一倍的情況下,將數(shù)據(jù)吞吐量提升一倍。PCI-SIG 近期宣布推出的第 4 代 PCIe 具有 16 G 每秒傳輸 (GT/s) 的比特率。第 4 代的規(guī)范預(yù)計將在 2014 或 2015 年發(fā)布。 表 1:各代
- 關(guān)鍵字: PCI Express 時鐘 RefClk
一種基于PCI交換的數(shù)據(jù)處理模塊設(shè)計

- 摘要:PCI Express突破傳統(tǒng)總線,采用點到點的互連方式,每個設(shè)備都由獨立的鏈路連接,獨享帶寬,提高傳輸速率。PCIE交換和橋接器提供協(xié)議轉(zhuǎn)換能力為系統(tǒng)間的互連帶來了便捷的解決方案,同時豐富了整個應(yīng)用環(huán)境。本文基于PEX8648交換芯片設(shè)計實現(xiàn)了多PCIE設(shè)備互連的數(shù)據(jù)處理模塊,對其硬件結(jié)構(gòu)及軟件配置方法進行了詳細(xì)介紹。 0 引言 PCI Express是第三代高性能IO總線,在總線結(jié)構(gòu)上采取了根本性的變革,主要體現(xiàn)在兩個方面:一是由并行總線轉(zhuǎn)變?yōu)榇锌偩€;二是采用點到點的互連。將原
- 關(guān)鍵字: PCI Express PEX8648 數(shù)據(jù)處理模塊
IDT 發(fā)布 1.5 伏特 PCI Express 時鐘緩沖器系列,實現(xiàn)行業(yè)領(lǐng)先的空間和節(jié)能
- 集成元件技術(shù)公司 (IDT®)今天發(fā)布了業(yè)內(nèi)第一個 1.5 伏特 PCI Express (PCIe®) 緩沖器系列,擴展了其領(lǐng)先的 PCIe 時鐘產(chǎn)品組合。 IDT 新的 U 系列超低功率 PCIe 緩沖器運行在與流行的SoC 和現(xiàn)場可編程門陣列 (FPGA) 相同的供給電壓下,使得設(shè)計師能夠使用相同的電源軌,從而降低系統(tǒng)復(fù)雜性、實際大小和功耗。 9DBU 緩沖器提供 2 至 9 個輸出配置,可應(yīng)對幾乎任何 PCIe 應(yīng)用,支持非 PLL 扇出和 PLL 零延遲緩沖模式。
- 關(guān)鍵字: IDT PCI Express FPGA
Synopsys發(fā)布業(yè)界首款完整的PCI Express 4.0 IP解決方案
- 為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.,納斯達克股票市場代碼:SNPS)日前發(fā)布了業(yè)界首款完整的PCI Express 4.0 IP解決方案,它由DesignWare PHY、控制器和Verification IP(VIP)組成,專門針對諸如服務(wù)器、網(wǎng)絡(luò)設(shè)備、存儲系統(tǒng)以及固態(tài)硬盤(SSD)等企業(yè)級計算應(yīng)用。PCI Express 4.0是PCI Express I/O的下一代標(biāo)準(zhǔn),其吞吐量增加了一倍至16 GT/s,目前外
- 關(guān)鍵字: Synopsys PCI Express IP
pcie express xmc介紹
您好,目前還沒有人創(chuàng)建詞條pcie express xmc!
歡迎您創(chuàng)建該詞條,闡述對pcie express xmc的理解,并與今后在此搜索pcie express xmc的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對pcie express xmc的理解,并與今后在此搜索pcie express xmc的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
