<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)專刊紙質(zhì)版免費(fèi)索閱看這里來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開(kāi)關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來(lái)與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> rf-fpga

rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

賽靈思助力廣播OEM廠商加速產(chǎn)品開(kāi)發(fā)

隨著內(nèi)容文件化趨勢(shì)的加強(qiáng)，廣播公司正加速向全面基于IP(互聯(lián)網(wǎng)協(xié)議)的基礎(chǔ)設(shè)施轉(zhuǎn)型，以充分發(fā)揮低成本IP網(wǎng)絡(luò)的優(yōu)勢(shì)。與此同時(shí)，廣播公司也在努力滿足消費(fèi)者不斷提高的需求——要求在任何設(shè)備上通過(guò)屏幕就能欣賞到畫(huà)質(zhì)更高的視頻。
關(guān)鍵字：賽靈思 OEM FPGA

LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器的優(yōu)勢(shì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： LabVIEW FPGA 軟件設(shè)計(jì) 射頻儀器

英特爾會(huì)怎樣在微處理器中嵌入RF？

“咦，竟然提到了那個(gè)話題”。不久前，英特爾公司在美國(guó)舊金山舉辦了開(kāi)發(fā)者論壇“IDF2012”（2012年9月11日～1...
關(guān)鍵字：英特爾 RF

Xilinx展示電信級(jí)All Programmable FPGA和SoC以太網(wǎng)解決方案

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )在西班牙巴塞羅那舉行的2012年電信級(jí)以太網(wǎng)世界大會(huì)(Carrier Ethernet World Congress 2012)上展示了All Programmable技術(shù)在電信級(jí)光學(xué)網(wǎng)絡(luò)中的優(yōu)勢(shì)。
關(guān)鍵字： Xilinx 以太網(wǎng) FPGA

Xilinx在IDF上展示行業(yè)首個(gè)FPGA QPI 1.1接口

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )在Intel開(kāi)發(fā)者論壇(IDF)上首次展示如何通過(guò)QuickPath Interconnect(QPI)協(xié)議將現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)與Intel Sandy Bridge Xeon處理器相連。賽靈思的QPI解決方案使開(kāi)發(fā)人員能夠在賽靈思All Programmable FPGA與Intel Xeon處理器之間建立一個(gè)低時(shí)延、高性能的鏈路。
關(guān)鍵字：賽靈思 QPI FPGA

LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器簡(jiǎn)介

概覽無(wú)線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測(cè)試無(wú)線設(shè)備，需要大量更復(fù)雜的測(cè)試設(shè)備，其成本也在不斷提高。使用虛擬(軟件)儀器
關(guān)鍵字： LabVIEW FPGA 軟件設(shè)計(jì) 射頻儀器

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用

摘要：EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，F(xiàn)PGA設(shè)計(jì)越來(lái)越多地采用基于VHDL的設(shè)計(jì)方法及先進(jìn)的EDA工具。本文詳細(xì)闡述了EDA技術(shù)與FPGA
關(guān)鍵字： FPGA EDA

采用基于FPGA的SoC進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)

系統(tǒng)級(jí)芯片(SoC)可采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)兩種方式實(shí)現(xiàn)。目前業(yè)界通常將處理器、邏輯單元和存儲(chǔ)器等系統(tǒng)嵌入FPGA中構(gòu)成靈活的SoC解決方案，本文以Virtex-II系列Platform FPGA為例，說(shuō)明采用
關(guān)鍵字： FPGA SoC 數(shù)字顯示系統(tǒng)設(shè)計(jì)

基于FPGA的多體制雷達(dá)信號(hào)源的設(shè)計(jì)

隨著雷達(dá)技術(shù)的發(fā)展，出現(xiàn)了多種體制的雷達(dá)，比如脈沖多普勒雷達(dá)、SAR、相控陣?yán)走_(dá)先進(jìn)，雖然這些雷達(dá)的功能不同，但是為了提作用距離和距離向上的分辨率，都彩了大時(shí)寬積信號(hào)。在雷達(dá)信號(hào)源設(shè)計(jì)領(lǐng)域，DDS技術(shù)
關(guān)鍵字：信號(hào)源設(shè)計(jì) 雷達(dá) 體制 FPGA 基于

笙科電子:專注RF芯片迎接發(fā)展新機(jī)遇

笙科電子(AMICCOM)自2005年11月作為聯(lián)笙電子的一個(gè)RF部門(mén)獨(dú)立出來(lái)之后，一直致力于專門(mén)從事CMOS制程的短距離無(wú)線通信RF芯片的研發(fā)，借助管理層與技術(shù)團(tuán)隊(duì)在RF領(lǐng)域數(shù)十年的經(jīng)驗(yàn)和自有知識(shí)產(chǎn)權(quán)，該公司為客戶提供高效、低成本和高集成度的RF前端IC產(chǎn)品。
關(guān)鍵字：笙科電子 RF CMOS 201209

京微雅格做中國(guó)自己的FPGA

京微雅格，是世界上除了美國(guó)硅谷以外唯一能夠自主開(kāi)發(fā)FPGA產(chǎn)品的公司。九年前，京微雅格創(chuàng)立，在累計(jì)投資3500萬(wàn)美元之后，先后研發(fā)出7款具有自主知識(shí)產(chǎn)權(quán)的集FPGA、CPU、存儲(chǔ)器為一體的可編程系列芯片。京微雅格CEO劉明博士這樣來(lái)形容京微雅格在FPGA產(chǎn)業(yè)中的位置，“我們已經(jīng)加入到這個(gè)俱樂(lè)部，成為了其中的一員”。
關(guān)鍵字：京微雅格 FPGA 201209

一種自適應(yīng)紅外圖像增強(qiáng)處理的FPGA實(shí)現(xiàn)

摘要：本文介紹了一種自適應(yīng)平臺(tái)直方圖算法對(duì)紅外圖像增強(qiáng)處理及該算法在FPGA器件上的實(shí)現(xiàn)。該方法是根據(jù)圖像的直方圖，自適應(yīng)地選擇平臺(tái)閾值，實(shí)現(xiàn)自適應(yīng)平臺(tái)直方圖均衡化，增強(qiáng)了目標(biāo)的對(duì)比度。
關(guān)鍵字： FPGA 紅外圖像平臺(tái)閾值 201209

NI發(fā)布兩款全新NI CompactRIO擴(kuò)展機(jī)箱

美國(guó)國(guó)家儀器公司(National Instruments, 簡(jiǎn)稱 NI)近日發(fā)布8槽NI 9154 MXI-Express RIO擴(kuò)展機(jī)箱和4槽NI 9146以太網(wǎng)RIO擴(kuò)展機(jī)箱，進(jìn)一步擴(kuò)大了C系列平臺(tái)的規(guī)模，使其能夠連接需要成百上千I/O通道的應(yīng)用。通過(guò)NI LabVIEW FPGA模塊，工程師可進(jìn)行自定制在線處理、閉環(huán)控制、同步以及自定義定時(shí)和觸發(fā)，由此完全控制兩個(gè)機(jī)箱內(nèi)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的功能。
關(guān)鍵字： NI RIO FPGA

基于VHDL語(yǔ)言的FPGA簡(jiǎn)易數(shù)字鐘設(shè)計(jì)

作為一個(gè)菜鳥(niǎo)我很愿意分享下我做的一些小東西，記得一年前好像少幾天吧，看記錄是2009年5月19日我用51單片機(jī)做數(shù)字鐘的情景，那個(gè)時(shí)候用匯編，焦頭爛額，做了三天，還請(qǐng)教了老師。哎，現(xiàn)在都已經(jīng)用C了，而且重心已經(jīng)
關(guān)鍵字：數(shù)字設(shè)計(jì) 簡(jiǎn)易 FPGA VHDL 語(yǔ)言基于

FPGA全局復(fù)位及局部復(fù)位設(shè)計(jì)

隨著FPGA設(shè)計(jì)越來(lái)越復(fù)雜，芯片內(nèi)部的時(shí)鐘域也越來(lái)越多，使全局復(fù)位已不能夠適應(yīng)FPGA設(shè)計(jì)的需求，更多的設(shè)計(jì)趨向于使用局部的復(fù)位。本節(jié)將會(huì)從FPGA內(nèi)部復(fù)位“樹(shù)”的結(jié)構(gòu)來(lái)分析復(fù)位的結(jié)構(gòu)。我們的復(fù)位線將會(huì)
關(guān)鍵字： FPGA 全局

共7012條 221/468 |‹ « 219 220 221 222 223 224 225 226 227 228 » ›|

rf-fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。創(chuàng)建詞條

rf-fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

rf-fpga相關(guān)帖子

RF設(shè)計(jì)中，理解波反射很重要！
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

rf-fpga資料下載

萊迪思CertusPro-NX 高級(jí)通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
ADI 片上系統(tǒng)（SoC）射頻（RF）捷變收發(fā)器

rf-fpga專欄文章

熱門(mén)主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();