rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

基于FPGA的SPI總線在軟件接收機(jī)上的應(yīng)用

摘要：在軟件接收機(jī)的研究中，為了實(shí)現(xiàn)在GPS或者北斗模式下基帶對(duì)射頻前端數(shù)據(jù)的采集，在Altera公司的CycloneⅢ系列FPGA器件上采用VERILOG語(yǔ)言編寫(xiě)了SPI總線協(xié)議，完成了對(duì)射頻前端芯片GPS／北斗兩種工作模式的切換，
關(guān)鍵字： FPGA SPI 總線軟件接收機(jī)

基于FPGA的電臺(tái)接口轉(zhuǎn)換模塊設(shè)計(jì)

摘要：目前市場(chǎng)上電臺(tái)接口轉(zhuǎn)換模塊大多都采用模擬電路，其帶來(lái)穩(wěn)定性差，工藝復(fù)雜等缺陷。通過(guò)采用數(shù)字信號(hào)處理技術(shù)來(lái)處理信號(hào)通信，提高信號(hào)的傳輸速率和降低傳輸?shù)恼`碼率，并提高系統(tǒng)的穩(wěn)定性，節(jié)省信道資源。這
關(guān)鍵字： FPGA 電臺(tái) 接口轉(zhuǎn)換模塊設(shè)計(jì)

基于FPGA的多功能密碼鎖的設(shè)計(jì)

摘要：本文設(shè)計(jì)的基于FPGA的電子密碼鎖，具有記憶和修改6位密碼、輸入密碼位數(shù)指示及防止多次試探密碼等功能，與銀行卡的原理和功能極其相似，使得密碼鎖的保密和安全性能進(jìn)一步增強(qiáng)。最后，給出了在Quartus II軟件
關(guān)鍵字： FPGA 多功能密碼鎖

基于FPGA的FIR濾波器設(shè)計(jì)與仿真

摘要：FIR數(shù)字濾波器以其良好的線性相位特性被廣泛使用，屬于數(shù)字信號(hào)處理的基本模塊之一。FPGA具有的靈活的可編程邏輯可以方便地實(shí)現(xiàn)高速數(shù)字信號(hào)處理。為了提高實(shí)時(shí)數(shù)字信號(hào)處理的速度，利用FPGA芯片內(nèi)部的ROM實(shí)現(xiàn)
關(guān)鍵字： FPGA FIR 濾波器設(shè)計(jì) 仿真

基于DDS技術(shù)三相功率可控PWM信號(hào)的FPGA實(shí)現(xiàn)

摘要：本文利用FPGA和DDS技術(shù)實(shí)現(xiàn)了高精度、高分辨率的三相PWM脈沖信號(hào)，并通過(guò)AGC程控放大技術(shù)實(shí)現(xiàn)對(duì)PWM信號(hào)的功率可控。本設(shè)計(jì)具有控制靈活，輸出頻率穩(wěn)定和范圍寬等優(yōu)點(diǎn)，具有廣闊的應(yīng)用價(jià)值。
關(guān)鍵詞：現(xiàn)場(chǎng)可
關(guān)鍵字： FPGA DDS PWM 三相功率

簡(jiǎn)化多模多頻帶3G手機(jī)的RF前端設(shè)計(jì)

　　手機(jī)市場(chǎng)激烈的競(jìng)爭(zhēng)推動(dòng)制造商去尋找新的降低成本、印制電路板(PCB)面積和功率損耗的設(shè)計(jì)方法。同時(shí)，第三代(3G)網(wǎng)絡(luò)的首次展示已打開(kāi)各種新型多媒體和以實(shí)驗(yàn)為依據(jù)的應(yīng)用之門(mén)，從無(wú)線網(wǎng)絡(luò)接入和移動(dòng)視頻到文本發(fā)
關(guān)鍵字： RF 前端設(shè)計(jì) 手機(jī) 3G 多模頻帶簡(jiǎn)化

基于3G手機(jī)的RF屏蔽設(shè)計(jì)

　蜂窩發(fā)射模塊對(duì)手機(jī)內(nèi)的任何元件來(lái)說(shuō)都將產(chǎn)生最大的輻射功率，從而可能誘發(fā)EMI和RFI。類似這樣的問(wèn)題可以采用RF屏蔽技術(shù)來(lái)降低與EMI及射頻干擾(RFI)相關(guān)的輻射，并可將對(duì)外部磁場(chǎng)的敏感度降至最低。那么，什么樣的
關(guān)鍵字：屏蔽設(shè)計(jì) RF 手機(jī) 3G 基于

基于FPGA的語(yǔ)音信號(hào)實(shí)時(shí)處理

摘要：介紹一種在語(yǔ)音識(shí)別系統(tǒng)中運(yùn)用FPGA技術(shù)對(duì)語(yǔ)音信號(hào)進(jìn)行前期實(shí)時(shí)處理的方法。利用DSPBuilder設(shè)計(jì)信...
關(guān)鍵字： FPGA 語(yǔ)音

基于FPGA雷達(dá)成像方位脈沖壓縮系統(tǒng)的設(shè)計(jì)

　　合成孔徑雷達(dá)成像算法中較為成熟和應(yīng)用廣泛的算法主要有距離-多普勒(R-D)算法和線性調(diào)頻變標(biāo)(CS)算法。R-D算法復(fù)雜度相對(duì)較低，運(yùn)算比較簡(jiǎn)單，雖然其成像質(zhì)量并不高，但是相比對(duì)穩(wěn)定性、存儲(chǔ)空間、功耗與實(shí)時(shí)性要求都很高的實(shí)時(shí)SAR成像系統(tǒng)，其應(yīng)用十分廣泛。在整個(gè)有距離-多普勒(R-D)算法中方位脈沖壓縮系統(tǒng)是設(shè)計(jì)的關(guān)鍵。隨著FPGA芯片突飛猛進(jìn)的發(fā)展，實(shí)時(shí)雷達(dá)成像方位脈沖壓縮系統(tǒng)在FPGA上實(shí)現(xiàn)變成了可能。　　1 脈沖壓縮及方位脈沖壓縮系統(tǒng)的結(jié)構(gòu) 　　1．1 脈沖壓縮的基本原理　　實(shí)現(xiàn)脈沖壓
關(guān)鍵字： Xilinx FPGA

基于FPGA的步進(jìn)電機(jī)控制器設(shè)計(jì)

　　步進(jìn)電機(jī)是一種將電脈沖信號(hào)轉(zhuǎn)換成相應(yīng)的角位移的特殊電機(jī)，每改變一次通電狀態(tài)，步進(jìn)電機(jī)的轉(zhuǎn)子就轉(zhuǎn)動(dòng)一步。目前大多數(shù)步進(jìn)電機(jī)控制器需要主控制器發(fā)送時(shí)鐘信號(hào)，并且要至少一個(gè)I／O口來(lái)輔助控制和監(jiān)控步進(jìn)電機(jī)的運(yùn)行情況。在單片機(jī)或DSP的應(yīng)用系統(tǒng)中，經(jīng)常配合CPLD或者FPGA來(lái)實(shí)現(xiàn)特定的功能。本文介紹通過(guò)FPGA實(shí)現(xiàn)的步進(jìn)電機(jī)控制器。該控制器可以作為單片機(jī)或DSP的一個(gè)直接數(shù)字控制的外設(shè)，只需向控制器的控制寄存器和分頻寄存器寫(xiě)入數(shù)據(jù)，即町實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的控制。　　1 步進(jìn)電機(jī)的控制原理　　步進(jìn)電機(jī)是數(shù)
關(guān)鍵字： Xinlinx 步進(jìn)電機(jī) FPGA

為什么嵌入式開(kāi)發(fā)人員要使用FPGA？

　　在一個(gè)領(lǐng)域中，如果唯一不變的是變化，那么不需要對(duì)電子技術(shù)和設(shè)計(jì)方法的發(fā)展變化做多少回顧，就能見(jiàn)證到變化是如何使設(shè)計(jì)工程師能夠創(chuàng)建出下一代創(chuàng)新產(chǎn)品。微處理器得到大規(guī)模應(yīng)用后，價(jià)廉物美的新技術(shù)為基于軟件的革新性電子產(chǎn)品設(shè)計(jì)打開(kāi)了大門(mén)，這就是一個(gè)很好的例子。簡(jiǎn)言之，把設(shè)計(jì)的主要元素——在這兒是控制“智能”——轉(zhuǎn)入到軟領(lǐng)域后，設(shè)計(jì)工程師就可以在更短時(shí)間內(nèi)創(chuàng)建出更好、更智能、更廉價(jià)的產(chǎn)品。　　這個(gè)變化意味著嵌入式軟件開(kāi)發(fā)人員是當(dāng)今定義電
關(guān)鍵字： Xilinx 嵌入式 FPGA

FPGA如何改變改變嵌入設(shè)計(jì)格局？

　　由于經(jīng)濟(jì)下滑損及開(kāi)發(fā)預(yù)算減少，嵌入系統(tǒng)設(shè)計(jì)者正在轉(zhuǎn)向FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）技術(shù)，以縮減開(kāi)發(fā)周期、對(duì)抗設(shè)備老化以及簡(jiǎn)化產(chǎn)品升級(jí)。通過(guò)采用數(shù)量龐大且不斷增加的FPGA開(kāi)發(fā)工具、可重用邏輯單元以及市售商用模塊，設(shè)計(jì)者可以構(gòu)思出高性能嵌入系統(tǒng)，并且能夠根據(jù)需求變化作重新配置，從而盡量減少對(duì)工程和制造的影響。過(guò)去，電路板設(shè)計(jì)者使用這些器件作系統(tǒng)元件之間的互連，但最新的高密度產(chǎn)品也可以替代一個(gè)典型嵌入項(xiàng)目中的處理器、內(nèi)存、定制邏輯及很多外設(shè)。盡管它有能力改變嵌入架構(gòu)，設(shè)計(jì)者仍應(yīng)分析性能、功率和成本局限，以確
關(guān)鍵字： Xilinx FPGA

在FPGA中植入嵌入式系統(tǒng)

在FPGA中植入嵌入式系統(tǒng),如今，由于可編程器件(如FPGA)容量大、性能高、成本相對(duì)較低的特性，這種平衡又在發(fā)生變化，以前硬件設(shè)計(jì)元素(如處理器及其外圍器件和邏輯塊)也可以轉(zhuǎn)移到軟領(lǐng)域(圖1)。因此，在整個(gè)開(kāi)發(fā)周期內(nèi)，靈活性可能更大，更改
關(guān)鍵字：系統(tǒng) 嵌入式植入 FPGA

玩具常用RF接收電路設(shè)計(jì)(3張高頻部分)

超再生檢波接收器：超再生檢波電路實(shí)際上是一個(gè)受間歇振蕩控制的高頻振蕩器，這個(gè)高頻振蕩器采用電容三點(diǎn)式振蕩器，振蕩頻率和發(fā)射器的發(fā)射頻率相一致。而間歇振蕩（又稱淬裝飾振蕩）雙是在高頻振蕩的振蕩過(guò)程中產(chǎn)生
關(guān)鍵字：高頻部分電路設(shè)計(jì) 接收常用 RF 玩具

基于FPGA和TFT彩屏液晶的便攜示波器設(shè)計(jì)

摘要：設(shè)計(jì)了以FPGA為核心采集模塊，以單片機(jī)為顯示控制核心，以TFT彩屏液晶為顯示器件的便攜數(shù)字存儲(chǔ)示波器。通過(guò)異步FIFO實(shí)現(xiàn)了FPGA中高速數(shù)據(jù)流與單片機(jī)處理速度之間的速率匹配。以三總線結(jié)構(gòu)以及控制信號(hào)的握手協(xié)
關(guān)鍵字： FPGA TFT 彩屏便攜