sdram 文章進(jìn)入sdram技術(shù)社區(qū)

恒憶與三星電子共同合作開發(fā) PCM

　　恒憶 (Numonyx) 與三星電子 (Samsung Electronics Co., Ltd) 宣布將共同開發(fā)制定相變存儲(chǔ)器 (Phase Change Memory，PCM) 產(chǎn)品的市場(chǎng)規(guī)格，此新一代存儲(chǔ)技術(shù)可滿足載有大量?jī)?nèi)容和數(shù)據(jù)平臺(tái)的性能及功耗要求，從而幫助多功能手機(jī)及移動(dòng)應(yīng)用、嵌入式系統(tǒng)*、高級(jí)運(yùn)算裝置的制造商應(yīng)對(duì)設(shè)計(jì)挑戰(zhàn)。制定針對(duì)PCM 產(chǎn)品的通用軟硬件兼容標(biāo)準(zhǔn)，將有效簡(jiǎn)化設(shè)計(jì)流程并縮短產(chǎn)品開發(fā)時(shí)間，使制造商能在短時(shí)間內(nèi)采用這兩家公司推出的高性能、低功耗 PCM 存儲(chǔ)產(chǎn)品。　　相較于
關(guān)鍵字： Numonyx NAND NOR PCM SDRAM

大容量SDRAM在windows CE系統(tǒng)中的應(yīng)用設(shè)計(jì)

大容量SDRAM在windows CE系統(tǒng)中的應(yīng)用設(shè)計(jì),摘要：擴(kuò)大同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)的容量是提升嵌入式產(chǎn)品性能的關(guān)鍵問題。這里基于Intel公司的PXA255處理器提出一種大容量sDRAM的硬件設(shè)計(jì)方法，并在微軟提供的板級(jí)支撐包(BSF’)的基礎(chǔ)上編寫了一套在win―dows
關(guān)鍵字：應(yīng)用設(shè)計(jì) 系統(tǒng) CE SDRAM windows 大容量

DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設(shè)計(jì)(08-100)

　　DDR2(Double Data Rate 2，兩倍數(shù)據(jù)速率，版本2) SDRAM，是由JEDEC標(biāo)準(zhǔn)組織開發(fā)的基于DDR SDRAM的升級(jí)存儲(chǔ)技術(shù)。相對(duì)于DDR SDRAM，雖然其仍然保持了一個(gè)時(shí)鐘周期完成兩次數(shù)據(jù)傳輸?shù)奶匦?，但DDR2 SDRAM在數(shù)據(jù)傳輸率、延時(shí)、功耗等方面都有了顯著提高，而這些性能的提高，主要來(lái)源于以下技術(shù)的提升：ODT，Post CAS，4n數(shù)據(jù)預(yù)取，封裝等。
關(guān)鍵字：思科 DDR2 SDRAM

ADI公司的新一代SHARC 處理器滿足專業(yè)音頻的所有需求

　　極高性能的浮點(diǎn)DSP，比以往的 SHARC處理器性能提高一倍，具有硬件加速器與音頻應(yīng)用提升特性: 片上存儲(chǔ)器增加60%以上，提供DDR2 SDRAM外部存儲(chǔ)器接口及連接端口　　中國(guó) 北京——Analog Devices, Inc.（紐約證券交易所代碼: ADI），全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，最新推出SHARC® ADSP-21469，以幫助開發(fā)人員重新定義專業(yè)系統(tǒng)中的逼真音響。更多的通道、更多的效果、更多的建模、更高的采樣速率：專業(yè)數(shù)字音頻應(yīng)用正在不斷逼
關(guān)鍵字： DSP SHARC處理器 DDR2 SDRAM ADI

SDRAM在任意波形發(fā)生器中的應(yīng)用

任意波形發(fā)生器在雷達(dá)、通信領(lǐng)域中發(fā)揮著重要作用,但目前任意波形發(fā)生器大多使用靜態(tài)存儲(chǔ)器。這使得在任意波形發(fā)生器工作頻率不斷提高的情況下,波形的存儲(chǔ)深度很難做得很大,從而不能精確地表達(dá)復(fù)雜信號(hào)。本文介紹的基于動(dòng)態(tài)存儲(chǔ)器(SDRAM)的設(shè)計(jì)能有效解決這一問題,并詳細(xì)討論了一種簡(jiǎn)化SDRAM控制器的設(shè)計(jì)方法。
關(guān)鍵字： SDRAM 任意波形發(fā)生器中的應(yīng)用

基于NiosⅡ的圖像采集和顯示的實(shí)現(xiàn)

　　摘要：采用OV2610的CMOS圖像傳感器和26K色的TFT液晶屏，在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器，實(shí)現(xiàn)了圖像數(shù)據(jù)流的采集和顯示。　　關(guān)鍵詞：DMA Avalon數(shù)據(jù)流模式 SDRAM 　　隨著大規(guī)模集成電路設(shè)計(jì)技術(shù)的進(jìn)步、制造工藝水平的提高以及單個(gè)芯片上的邏輯門數(shù)的增加，嵌入式系統(tǒng)設(shè)計(jì)變得日益復(fù)雜。把整個(gè)系統(tǒng)集成到一個(gè)芯片上,即片上系統(tǒng)SoC(System on Chip)技術(shù)是當(dāng)前嵌入式系統(tǒng)設(shè)計(jì)的一個(gè)研究熱點(diǎn)。在Altera公司提供的
關(guān)鍵字： SoC DMA Avalon數(shù)據(jù)流模式 SDRAM

在DDR3 SDRAM存儲(chǔ)器接口中使用調(diào)平技術(shù)

　　引言　　DDR3 SDRAM存儲(chǔ)器體系結(jié)構(gòu)提高了帶寬，總線速率達(dá)到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工藝密度提高到2 Gbits。這一體系結(jié)構(gòu)的確速率更快，容量更大，單位比特的功耗更低，但是怎樣才能實(shí)現(xiàn)DDR3 SDRAM DIMM和FPGA的接口呢?調(diào)平技術(shù)是關(guān)鍵。如果FPGA I/O結(jié)構(gòu)中沒有直接內(nèi)置調(diào)平功能，和DDR3 SDRAM DIMM的接口會(huì)非常復(fù)雜，成本也高，需要采用大量的外部元件。那么，什么是調(diào)平技術(shù)，這一技
關(guān)鍵字： FPGA 存儲(chǔ)器 DDR3 SDRAM

SDRAM接口的VHDL設(shè)計(jì)

　　RAM（隨機(jī)存取存儲(chǔ)器　是一種在電子系統(tǒng)中應(yīng)用廣泛的器件，通常用于數(shù)據(jù)和程序的緩存。隨著半導(dǎo)體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM(Dynamic RAM，即動(dòng)態(tài)RAM)發(fā)展到SDRAM(Synchronous Dynamic RAM，即同步動(dòng)態(tài)RAM)，RAM的容量越來(lái)越大、速度越來(lái)越高，可以說(shuō)存儲(chǔ)器的容量和速度已經(jīng)成為半導(dǎo)體工業(yè)水平的標(biāo)志。　　１任務(wù)背景　　SDRAM具有大容量和高速的優(yōu)點(diǎn)，目前其存取速度可以達(dá)到100～133MHz，單片容量可以達(dá)到64Mbit或更高
關(guān)鍵字： VHDL SDRAM 存儲(chǔ)器微處理器

高速嵌入式視頻系統(tǒng)中SDRAM時(shí)序控制分析

　　在高速數(shù)字視頻系統(tǒng)應(yīng)用中，使用大容量存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)緩存是一個(gè)必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲(chǔ)器。　　但是，在主芯片與SDRAM之間產(chǎn)生的時(shí)序抖動(dòng)問題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機(jī)的生產(chǎn)實(shí)際應(yīng)用中，不同廠家的PCB板布線、PCB材料和時(shí)鐘頻率的不同，及SDRAM型號(hào)和器件一致性不同等原因，都會(huì)帶來(lái)解碼主芯片與SDRAM間訪問時(shí)序的抖動(dòng)問題。　　本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內(nèi)置的SDRAM控制器所提供的時(shí)序補(bǔ)償機(jī)制，設(shè)計(jì)了一個(gè)方便使
關(guān)鍵字： SDRAM 數(shù)字電視

全球半導(dǎo)體標(biāo)準(zhǔn)組織委員會(huì)會(huì)議在上海舉行推動(dòng)存儲(chǔ)工業(yè)新標(biāo)準(zhǔn)制定

　　隨著筆記本電腦、手機(jī)等移動(dòng)終端以及家用數(shù)碼產(chǎn)品的大規(guī)模增長(zhǎng)，器的移動(dòng)性和能耗問題已廣泛受到業(yè)界關(guān)注。日前，(全球半導(dǎo)體組織)委員會(huì)會(huì)議在上海舉行，推動(dòng)存儲(chǔ)工業(yè)新標(biāo)準(zhǔn)制定。　　在過(guò)去五年內(nèi)，JEDEC曾與中國(guó)半導(dǎo)體行業(yè)組織合作，促進(jìn)中國(guó)及世界的半導(dǎo)體行業(yè)標(biāo)準(zhǔn)。例如中國(guó)電子標(biāo)準(zhǔn)協(xié)會(huì)(CESA)，中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)(CSIA)與中國(guó)電子標(biāo)準(zhǔn)研究所(CESI)等。　　我國(guó)企業(yè)已占JEDEC會(huì)員數(shù)的20%，而且數(shù)目還在增長(zhǎng)。JEDEC本次會(huì)議主要研究了DDR3 SDRAM（第三代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)
關(guān)鍵字： SDRAM DRAM

基于FPGA的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera公司Cyclone系列的FPGA完成了對(duì)DDR SDRAM的控制，以狀態(tài)機(jī)來(lái)描述對(duì)DDR SDRAM的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM的數(shù)據(jù)與命令接口。用控制核來(lái)簡(jiǎn)化對(duì)DDR SDRAM的操作，并采用自頂至下模塊化的設(shè)計(jì)方法，將控制核嵌入到整個(gè)數(shù)據(jù)采集系統(tǒng)的控制模塊中，完成了數(shù)據(jù)的高速采集、存儲(chǔ)及上傳。使用開發(fā)軟件Quartus II中內(nèi)嵌的邏輯分析儀SignalTap II對(duì)控制器的工作流程進(jìn)行了驗(yàn)證和調(diào)試。最終采集到的
關(guān)鍵字： FPGA DDR SDRAM 數(shù)據(jù)采集

片上SDRAM控制器的設(shè)計(jì)與集成

　　隨著設(shè)計(jì)與制造技術(shù)的發(fā)展,集成電路設(shè)計(jì)從晶體管的集成發(fā)展到邏輯門的集成, 現(xiàn)在又發(fā)展到IP的集成,即SoC設(shè)計(jì)技術(shù)。SoC可以有效地降低電子信息系統(tǒng)產(chǎn)品的開發(fā)成本,縮短開發(fā)周期,提高產(chǎn)品的競(jìng)爭(zhēng)力,是工業(yè)界將采用的最主要的產(chǎn)品開發(fā)方式。目前國(guó)內(nèi)也加大了在SoC 設(shè)計(jì)以及IP 集成領(lǐng)域的研究。本文介紹的便是國(guó)家基金項(xiàng)目支持的龍芯SoC—ICT- E32 設(shè)計(jì)所集成的片上SDRAM 控制器模塊設(shè)計(jì)與實(shí)現(xiàn)。　　1 　ICT-E32 體系結(jié)構(gòu) 　　ICT-E32 是一款32位高性能SoC ,它集成龍芯1號(hào)
關(guān)鍵字： SoC SDRAM 控制器 MCU和嵌入式微處理器

FPGA與DDR3 SDRAM的接口設(shè)計(jì)

DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個(gè)架構(gòu)毫無(wú)疑問更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計(jì)呢？　　關(guān)鍵字：均衡（leveling）　　如果FPGA&nbs
關(guān)鍵字： FPGA DDR3 SDRAM 接口模擬IC 電源

高速嵌入式視頻系統(tǒng)中SDRAM時(shí)序控制分析

　　在高速數(shù)字視頻系統(tǒng)應(yīng)用中，使用大容量存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)緩存是一個(gè)必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲(chǔ)器。　　但是，在主芯片與SDRAM之間產(chǎn)生的時(shí)序抖動(dòng)問題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機(jī)的生產(chǎn)實(shí)際應(yīng)用中，不同廠家的PCB板布線、PCB材料和時(shí)鐘頻率的不同，及SDRAM型號(hào)和器件一致性不同等原因，都會(huì)帶來(lái)解碼主芯片與SDRAM間訪問時(shí)序的抖動(dòng)問題。　　本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內(nèi)置的SDRAM控制器所提供的時(shí)序補(bǔ)償機(jī)制，設(shè)計(jì)了一個(gè)方便使
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SDRAM 時(shí)序控制 MCU和嵌入式微處理器

SDRAM通用控制器的FPGA模塊化設(shè)計(jì)

引言同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)，在同一個(gè)CPU時(shí)鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠(yuǎn)遠(yuǎn)大于傳統(tǒng)的數(shù)據(jù)存儲(chǔ)器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強(qiáng)、易于集成的特點(diǎn)，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴(yán)格的時(shí)序，成為開發(fā)過(guò)程中困擾設(shè)計(jì)人員主要因素，進(jìn)而降低了開發(fā)速度，而且大多數(shù)的基于FPGA的SDR
關(guān)鍵字：工業(yè)控制嵌入式系統(tǒng) 單片機(jī) FPGA SDRAM 嵌入式工業(yè)控制

共149條 9/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »

sdram介紹

　　SDRAM:Synchronous Dynamic Random Access Memory,同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，同步是指Memory工作需要同步時(shí)鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；動(dòng)態(tài)是指存儲(chǔ)陣列需要不斷的刷新來(lái)保證數(shù)據(jù)不丟失；隨機(jī)是指數(shù)據(jù)不是線性依次存儲(chǔ)，而是由指定地址進(jìn)行數(shù)據(jù)讀寫。　　SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了四代，分別是：第一代SDR SDRAM，第二代DDR [ 查看詳細(xì) ]