verilog-a 文章 進(jìn)入verilog-a技術(shù)社區(qū)
A/D轉(zhuǎn)換組合工作原理剖和結(jié)構(gòu)組成分析
- 1引言 A/D轉(zhuǎn)換組合是雷達(dá)目標(biāo)諸元數(shù)據(jù)轉(zhuǎn)換、傳輸?shù)暮诵牟考?一旦出現(xiàn)故障,目標(biāo)信號將無法傳送到信息處理中心進(jìn)行處理,從而導(dǎo)致雷達(dá)主要功能失效。某設(shè)備的A/D轉(zhuǎn)換設(shè)備結(jié)構(gòu)復(fù)雜,可靠性差,可維修性差,故障率高,因此,采用CPLD技術(shù)和器件研究A/D轉(zhuǎn)換組合,改善該設(shè)備的總體性能。 2 A/D轉(zhuǎn)換組合工作原理剖析 A/D轉(zhuǎn)換組合作為武器系統(tǒng)的核心部件,接口特性和功能與武器系統(tǒng)的兼容,是新A/D轉(zhuǎn)換組合研制成功的前提,因此,必須對引進(jìn)A/D轉(zhuǎn)換組合進(jìn)行詳細(xì)的分析研究,提取接口特性及其參數(shù),分析組合功能
- 關(guān)鍵字: A/D CPLD
泛林集團(tuán)CTO與魏少軍教授談半導(dǎo)體制造的挑戰(zhàn)
- 作者 / 王瑩 近日泛林集團(tuán)技術(shù)研討會(Lam Research Technical Symposium)在清華大學(xué)舉行,泛林集團(tuán)(Lam)執(zhí)行副總裁兼首席技術(shù)官 Richard A. Gottscho博士和清華大學(xué)微電子學(xué)研究所所長魏少軍教授向電子產(chǎn)品世界編輯介紹了一下代半導(dǎo)體制造業(yè)的挑戰(zhàn)。泛林集團(tuán)技術(shù)研討會注重產(chǎn)學(xué)結(jié)合 據(jù)Gottscho博士介紹,泛林集團(tuán)技術(shù)研討會(Lam Research Technical Symposium)每年舉辦一次,今年是第二屆。會議的目的是通過相互交流與探討,激發(fā)創(chuàng)
- 關(guān)鍵字: Lam Research Technical Symposium Richard A. Gottscho 魏少軍 201810
“老司機(jī)”十年FPGA從業(yè)經(jīng)驗(yàn)總結(jié)
- 大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒有接觸到HDL硬件描述語言,設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。 后來讀研究生,工作陸陸續(xù)續(xù)也用過Quartus II、FoundaTIon、ISE、Libero,并且學(xué)習(xí)了verilogHDL語言,學(xué)習(xí)的過程中也慢慢體會到verilog的妙用,原來一小段語言就能完成復(fù)雜的原理圖設(shè)計(jì),而且語言的移植性可操作性比原理圖
- 關(guān)鍵字: FPGA Verilog
羅德與施瓦茨和金雅拓合作最大限度簡化LTE-A無線終端外場測試
- 羅德與施瓦茨正在與無線模塊供應(yīng)商金雅拓展開合作,以解決需要在不同國家進(jìn)行大范圍外場測試的問題。這一解決方案可以將金雅拓 Cinterion模塊記錄的網(wǎng)絡(luò)配置參數(shù)應(yīng)用于CMW500無線通信測試儀上。終端制造商在LTE和LTE-A終端的開發(fā)階段可以使用這種虛擬路測方案,這一解決方案不僅適用于智能終端,還可以用于物聯(lián)網(wǎng)模塊和車輛網(wǎng)等相關(guān)領(lǐng)域。指定網(wǎng)絡(luò)的集成測試和外場測試包含掉話率、切換和漫游異常的分析,尤其在跨國和網(wǎng)絡(luò)邊界區(qū)域尤為重要。羅德與施瓦茨測試設(shè)備和金雅拓蜂窩模塊一起確保協(xié)議棧在所有網(wǎng)絡(luò)和
- 關(guān)鍵字: CMW500 LTE-A
基于verilog實(shí)現(xiàn)哈夫曼編碼的新方法
- 傳統(tǒng)的硬件實(shí)現(xiàn)哈夫曼編碼的方法主要有:預(yù)先構(gòu)造哈夫曼編碼表,編碼器通過查表的方法輸出哈夫曼編碼[1];編碼器動態(tài)生成哈夫曼樹,通過遍歷節(jié)點(diǎn)方式獲取哈夫曼編碼[2-3]。第一種方法從平均碼長角度看,在很多情況下非最優(yōu);第二種方法需要生成完整的哈夫曼樹,會產(chǎn)生大量的節(jié)點(diǎn),且需遍歷哈夫曼樹獲取哈夫曼編碼,資源占用多,實(shí)現(xiàn)較為麻煩。本文基于軟件實(shí)現(xiàn)[4]時(shí),使用哈夫曼樹,會提出一種適用于硬件并行實(shí)現(xiàn)的新數(shù)據(jù)結(jié)構(gòu)——字符池,通過對字符池的頻數(shù)屬性比較和排序來決定各個(gè)字符節(jié)點(diǎn)在字符池中的歸屬。配置字符池的同時(shí)逐步生成
- 關(guān)鍵字: verilog 哈夫曼編碼 字符池 FPGA 201712
verilog-a介紹
您好,目前還沒有人創(chuàng)建詞條verilog-a!
歡迎您創(chuàng)建該詞條,闡述對verilog-a的理解,并與今后在此搜索verilog-a的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對verilog-a的理解,并與今后在此搜索verilog-a的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473