<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> verilog-a

          基于FPGA的USB側(cè)音測(cè)距信號(hào)發(fā)生器設(shè)計(jì)

          • 隨著我國(guó)航天技術(shù)的不斷進(jìn)步,深空測(cè)距技術(shù)受到越來越多的關(guān)注。在深空測(cè)距系統(tǒng)中,中頻信號(hào)發(fā)生器對(duì)系統(tǒng)性能有著重要的意義。在USB(統(tǒng)一S頻段)系統(tǒng)中,原有的模擬電路實(shí)現(xiàn)的發(fā)射模塊存在性能不完善、輸入動(dòng)態(tài)范圍小、可控性能差、不能適應(yīng)中心頻率大范圍變化、體積大等問題,為了解決上述問題,可在一個(gè)標(biāo)準(zhǔn)化通用數(shù)字調(diào)制信號(hào)發(fā)生器的平臺(tái)上,通過外圍的控制電路,實(shí)現(xiàn)對(duì)載波中心頻率、輸出功率、調(diào)相指數(shù)、測(cè)距音通/斷控制等參數(shù)的改變。
          • 關(guān)鍵字: PLD  USB  測(cè)距  D/A  FPGA  

          Verilog HDL 設(shè)計(jì)模擬

          • Verilog HDL 不僅提供描述設(shè)計(jì)的能力,而且提供對(duì)激勵(lì)、控制、存儲(chǔ)響應(yīng)和設(shè)計(jì)驗(yàn)證的建模能力。激勵(lì)和控制可用初始化語句產(chǎn)生。驗(yàn)證運(yùn)行過程中的響應(yīng)可以作為 “ 變化時(shí)保存 ” 或作為選通的數(shù)據(jù)存儲(chǔ)。最后,設(shè)計(jì)驗(yàn)證可以通過在初始化語句中寫入相應(yīng)的語句自動(dòng)與期望的響應(yīng)值比較完成。
          • 關(guān)鍵字: Verilog  HDL  設(shè)計(jì)模擬  

          用硬件描述語言設(shè)計(jì)復(fù)雜數(shù)字電路的優(yōu)點(diǎn)

          • 以前的數(shù)字邏輯電路及系統(tǒng)的規(guī)模的比較小而且簡(jiǎn)單,用電路原理圖輸入法基本足夠了。但是一般工程師需要手工布線,需要熟悉器件的內(nèi)部結(jié)構(gòu)和外部引線特點(diǎn),才能達(dá)到設(shè)計(jì)要求,這個(gè)工作量和設(shè)計(jì)周期都不是我們能想象的?,F(xiàn)在設(shè)計(jì)要求的時(shí)間和周期都很短,用原理圖這個(gè)方法顯然就不符合實(shí)際了。
          • 關(guān)鍵字: Verilog  HDL  虛擬接口聯(lián)盟  

          Verilog數(shù)據(jù)類型

          • 線網(wǎng)類型。 net type 表示 Verilog 結(jié)構(gòu)化元件間的物理連線。它的值由驅(qū)動(dòng)元件的值決定,例如連續(xù)賦值或門的輸出。如果沒有驅(qū)動(dòng)元件連接到線網(wǎng),線網(wǎng)的缺省值為 z 。
          • 關(guān)鍵字: Verilog  數(shù)據(jù)類型  

          Verilog語言要素

          • Verilog HDL 中的標(biāo)識(shí)符 (identifier) 可以是任意一組字母、數(shù)字、 $ 符號(hào)和 _( 下劃線 ) 符號(hào)的組合,但標(biāo)識(shí)符的第一個(gè)字符必須是字母或者下劃線。另外,標(biāo)識(shí)符是區(qū)分大小寫的。
          • 關(guān)鍵字: Verilog  語言要素  VHDL  

          Verilog HDL和VHDL的比較

          • 這兩種語言都是用于數(shù)字電子系統(tǒng)設(shè)計(jì)的硬件描述語言,而且都已經(jīng)是 IEEE 的標(biāo)準(zhǔn)。 VHDL 1987 年成為標(biāo)準(zhǔn),而 Verilog 是 1995 年才成為標(biāo)準(zhǔn)的。這個(gè)是因?yàn)?VHDL 是美國(guó)軍方組織開發(fā)的,而 Verilog 是一個(gè)公司的私有財(cái)產(chǎn)轉(zhuǎn)化而來的。為什么 Verilog 能成為 IEEE 標(biāo)準(zhǔn)呢?它一定有其優(yōu)越性才行,所以說 Verilog 有更強(qiáng)的生命力。
          • 關(guān)鍵字: Verilog  VHDL  HDL  

          數(shù)字懸浮控制系統(tǒng)中的降噪方法及FPGA實(shí)現(xiàn)

          • 為抑制電磁噪聲對(duì)懸浮控制系統(tǒng)的影響,介紹了一種通過避開噪聲持續(xù)時(shí)間進(jìn)行A/D采樣的方法,詳細(xì)討論了該方法的原理與實(shí)現(xiàn)。實(shí)踐表明,它能有效地防止噪聲引入控制系統(tǒng),提高系統(tǒng)的性能
          • 關(guān)鍵字: 懸浮控制  降噪  A/D采樣  FPGA  

          Verilog HDL基礎(chǔ)之:Verilog HDL語言簡(jiǎn)介

          • Verilog HDL是硬件描述語言的一種,用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來進(jìn)行各種級(jí)別的邏輯設(shè)計(jì),可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。
          • 關(guān)鍵字: VerilogHDL  VHDL  Verilog-XL  華清遠(yuǎn)見  

          基于FPGA光電容積脈搏波參數(shù)檢測(cè)的IP核設(shè)計(jì)

          • 文章簡(jiǎn)要介紹了從光電容積脈搏波中提取出的特征值有助于在醫(yī)學(xué)領(lǐng)域中分析人體的病理特征。為了檢測(cè)脈搏波的血流參數(shù),整個(gè)系統(tǒng)采用Altera公司cyclone系列的FPGA開發(fā)平臺(tái),運(yùn)用硬件語言Verilog HDL編程設(shè)計(jì)了波形參數(shù)的檢測(cè)模塊,通過設(shè)計(jì)IP核進(jìn)行數(shù)據(jù)處理并實(shí)現(xiàn)了脈搏波的實(shí)時(shí)檢測(cè)。使用了QuartusⅡ、Icarus verilog和GTKwave軟件進(jìn)行綜合仿真,并通過FPGA原型驗(yàn)證。創(chuàng)新點(diǎn)在于采用FPGA通過硬件的方式提高了實(shí)時(shí)檢測(cè)的速度,降低了開發(fā)成本,增強(qiáng)了可攜帶性。
          • 關(guān)鍵字: 病理特征  Verilog  原型驗(yàn)證  

          CPLD/FPGA在數(shù)字通信系統(tǒng)的應(yīng)用

          • 1 引言近年來,由于微電子學(xué)和計(jì)算機(jī)技術(shù)的迅速發(fā)展,給EDA技術(shù)行業(yè)帶來了巨大的變化。 HDL(hardware description language)硬件描述語言是一種描述電路行為的
          • 關(guān)鍵字: Verilog  CPLD  FPGA  HDL  漢明碼  

          基于FPGA步進(jìn)電機(jī)驅(qū)動(dòng)控制系統(tǒng)的設(shè)計(jì)

          • 通過對(duì)步進(jìn)電機(jī)的驅(qū)動(dòng)控制原理的分析,利用Verilog語言進(jìn)行層次化設(shè)計(jì),最后實(shí)現(xiàn)了基于FPGA步進(jìn)電機(jī)的驅(qū)動(dòng)控制系統(tǒng)。該系統(tǒng)可以實(shí)現(xiàn)步進(jìn)電機(jī)按既定角度和方向轉(zhuǎn)動(dòng)及定位控制等功能。仿真和綜合的結(jié)果表明,該系統(tǒng)不但可以達(dá)到對(duì)步進(jìn)電機(jī)的驅(qū)動(dòng)控制,同時(shí)也優(yōu)化了傳統(tǒng)的系統(tǒng)結(jié)構(gòu),提高了系統(tǒng)的抗干擾能力和穩(wěn)定性,可用于工業(yè)自動(dòng)化、辦公自動(dòng)化等應(yīng)用場(chǎng)合。
          • 關(guān)鍵字: 步進(jìn)電機(jī)  Verilog  FPGA  

          帶I2C接口的時(shí)鐘IP核設(shè)計(jì)與優(yōu)化

          • 采用FPGA可編程邏輯器件和硬件描述語言Verilog實(shí)現(xiàn)了時(shí)鐘IP核數(shù)據(jù)傳輸、調(diào)時(shí)和鬧鈴等功能設(shè)計(jì).在此基礎(chǔ)上,分析和討論IP核功能仿真和優(yōu)化的方法,并通過Modelsim仿真工具和Design Compile邏輯綜合優(yōu)化工具對(duì)設(shè)計(jì)進(jìn)行仿真、綜合和優(yōu)化,證明了設(shè)計(jì)的可行性.
          • 關(guān)鍵字: Verilog  時(shí)鐘IP核  Modelsim仿真  

          基于FPGA的串行接口SPI的設(shè)計(jì)與實(shí)現(xiàn)

          • SPI 總線是一個(gè)同步串行接口的數(shù)據(jù)總線,具有全雙工、信號(hào)線少、協(xié)議簡(jiǎn)單、傳輸速度快等特點(diǎn)。介紹了SPI 總線的結(jié)構(gòu)和工作原理,對(duì)4 種工作模式的異同進(jìn)行了比較,并著重分析了SPI 總線的工作時(shí)序。利用Verilog 硬件描述語言編寫出SPI 總線的主機(jī)模塊,經(jīng)ModelSim 仿真得出相應(yīng)的仿真波形。
          • 關(guān)鍵字: SPI  同步串行接口  Verilog  

          HDLC協(xié)議控制器的IP核方案及其實(shí)現(xiàn)

          • 介紹了HDLC協(xié)議控制器的IP核方案及實(shí)現(xiàn)方法,分別對(duì)發(fā)送和接收模塊進(jìn)行了分析,給出了仿真波形圖。該設(shè)計(jì)采用Verilog HDL語言進(jìn)行描述,用ModelSim SE 6.0進(jìn)行了功能仿真。
          • 關(guān)鍵字: IP核  Verilog  HDLC協(xié)議控制器  

          采用Verilog的數(shù)字跑表設(shè)計(jì)及實(shí)驗(yàn)

          • 本節(jié)通過Verilog HDL語言編寫一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表,可以實(shí)現(xiàn)一個(gè)小時(shí)以內(nèi)精確至百分之一秒的計(jì)時(shí)。
          • 關(guān)鍵字: 計(jì)數(shù)器  數(shù)字跑表  Verilog  
          共627條 7/42 |‹ « 5 6 7 8 9 10 11 12 13 14 » ›|

          verilog-a介紹

          您好,目前還沒有人創(chuàng)建詞條verilog-a!
          歡迎您創(chuàng)建該詞條,闡述對(duì)verilog-a的理解,并與今后在此搜索verilog-a的朋友們分享。    創(chuàng)建詞條

          熱門主題

          Verilog-A    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();