<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁 >> 主題列表 >> vhdl-cpld

vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

一種基于ARM 單片機(jī)與CPLD的數(shù)字軸角轉(zhuǎn)換方法

引言同步機(jī).正余弦旋轉(zhuǎn)變壓器等廣泛應(yīng)用于火力控制.航空航天.自動(dòng)控制等領(lǐng)域以實(shí)現(xiàn)系統(tǒng)間軸角信息的傳輸....
關(guān)鍵字： ARM 單片機(jī) CPLD

超高速攝影機(jī)電控系統(tǒng)設(shè)計(jì)

摘要：為了實(shí)現(xiàn)轉(zhuǎn)鏡式超高速攝影系統(tǒng)的電路控制，提出了以ATMega16L單片機(jī)及CPLD邏輯電路XC95288為核心的電路控制系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)可以實(shí)現(xiàn)0.1微秒精度的時(shí)間控制和1MHz的電機(jī)轉(zhuǎn)速測(cè)量，并在某系統(tǒng)高速攝影機(jī)中得到應(yīng)用，效果良好。
關(guān)鍵字：高速攝影單片機(jī) CPLD 轉(zhuǎn)速測(cè)量電路控制 201309

四路低本底αβ測(cè)量?jī)x電路設(shè)計(jì)

摘要：本文介紹了一種四路低本底αβ測(cè)量?jī)x的電路設(shè)計(jì)。在文中首先介紹了四路低本底αβ測(cè)量?jī)x的電路組成，并對(duì)其各組成部分的設(shè)計(jì)實(shí)現(xiàn)作了詳細(xì)介紹。設(shè)計(jì)的四路低本底αβ測(cè)量?jī)x體積小、功耗低、性能穩(wěn)定可靠，可快速測(cè)量樣品。
關(guān)鍵字：四路低本底 αβ CPLD MCU 測(cè)量?jī)x 201309

VHDL設(shè)計(jì)進(jìn)階:邏輯綜合的原則以及可綜合的代碼設(shè)計(jì)

4.5.1 always塊語言指導(dǎo)原則使用always塊進(jìn)行可綜合的代碼設(shè)計(jì)時(shí)需要注意以下幾個(gè)問題。(1)每個(gè)always塊只能有一個(gè)事件控制“@(event-expression)”，而且要緊跟在always關(guān)鍵字后面。(2)always塊可以表示
關(guān)鍵字： VHDL 進(jìn)階代碼設(shè)計(jì) 邏輯

認(rèn)清CPLD和FPGA

CPLD和FPGA都是我們經(jīng)常會(huì)用到的器件。有的說有配置芯片的是FPGA，沒有的是CPLD;有的說邏輯資源多的是FPGA，少的是CPLD;有的直接就不做區(qū)分，把他們都叫做FPGA。那么兩者到底有什么區(qū)別呢?下面我們就以Altera公司的CPLD和FPGA為例來說說兩者的區(qū)別。
關(guān)鍵字： CPLD FPGA 邏輯陣列 LAB單元 Altera Xilinx

FPGA設(shè)計(jì)經(jīng)驗(yàn)談

從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間。至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表，搶答器，密碼鎖等實(shí)驗(yàn)時(shí)，那個(gè)興奮勁。當(dāng)時(shí)由于沒有接觸到HDL硬件描述語言，設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。
關(guān)鍵字： FPGA EDA VHDL Verilog 時(shí)鐘 IP核

基于CPLD的PLC背板總線協(xié)議接口芯片設(shè)計(jì)

摘要：設(shè)計(jì)了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)...
關(guān)鍵字： CPLD PLC 背板總線協(xié)議接口芯片

基于CPLD的步進(jìn)電機(jī)驅(qū)動(dòng)模塊設(shè)計(jì)

0引言　　數(shù)控技術(shù)是以數(shù)字量編程實(shí)現(xiàn)控制機(jī)械或其他設(shè)備自動(dòng)工作的技術(shù)，數(shù)控機(jī)床就是采用了數(shù)控技術(shù)的機(jī)床 ...
關(guān)鍵字： CPLD 步進(jìn)電機(jī) 驅(qū)動(dòng)模塊

基于CPLD的高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

液壓系統(tǒng)具有結(jié)構(gòu)輕小、傳動(dòng)比大、運(yùn)行平穩(wěn)、易于實(shí)現(xiàn)無級(jí)調(diào)速和自動(dòng)化等優(yōu)點(diǎn)，已被廣泛應(yīng)用于工業(yè)生產(chǎn)的各個(gè) ...
關(guān)鍵字： CPLD 高速數(shù)據(jù)采集

基于單片機(jī)和CPLD的PLC背板總線協(xié)議接口芯片設(shè)計(jì)（二）

3.2 基于Verilog HDL 語言的硬件程序設(shè)計(jì)　　本設(shè)計(jì)采用Verilog HDL 語言進(jìn)行協(xié)議芯片的程序設(shè)計(jì)，Verilog H ...
關(guān)鍵字：單片機(jī) CPLD PLC 總線協(xié)議接口芯片

基于單片機(jī)和CPLD的PLC背板總線協(xié)議接口芯片設(shè)計(jì)（一）

摘要：設(shè)計(jì)了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù) ...
關(guān)鍵字：單片機(jī) CPLD PLC 總線協(xié)議接口芯片

基于CPLD的柔性直流輸電信息傳輸系統(tǒng)的設(shè)計(jì)

摘要：設(shè)計(jì)了一種基于CPLD的信息傳輸系統(tǒng)，用于柔性直流輸電閥控系統(tǒng)與下級(jí)子模塊之間的數(shù)據(jù)交換。通過采用高速元件、冗余電路設(shè)計(jì)、軟件算法優(yōu)化等措施，使得該系統(tǒng)能夠在保證數(shù)據(jù)快速響應(yīng)的前提下，運(yùn)行在高電壓和
關(guān)鍵字：柔性直流輸電信息傳輸閥控系統(tǒng) CPLD

基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計(jì)

為了實(shí)現(xiàn)靶場(chǎng)時(shí)統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號(hào)，采用VHDL語言在FPGA邏輯電路中設(shè)計(jì)了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對(duì)VHDL語言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號(hào)。經(jīng)過實(shí)踐驗(yàn)證，該電路具有實(shí)現(xiàn)方法簡(jiǎn)單、電路穩(wěn)定性好、精度高的特點(diǎn)，實(shí)測(cè)同步精度小于1μs。
關(guān)鍵字： IRIG-B FPGA code VHDL

基于FPGA的UART 16倍頻采樣的VHDL設(shè)計(jì)

概述隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以
關(guān)鍵字： FPGA UART VHDL 倍頻

基于VHDL的數(shù)字濕度計(jì)研究

濕度計(jì)是一種常用的檢測(cè)儀器，文中利用FPGA器件與HS1101濕度傳感器設(shè)計(jì)實(shí)現(xiàn)了一種簡(jiǎn)易的數(shù)字濕度計(jì)，用于檢測(cè)室內(nèi)濕度。該濕度計(jì)具有結(jié)構(gòu)簡(jiǎn)單、測(cè)量準(zhǔn)確性高、穩(wěn)定性好等優(yōu)點(diǎn)。
關(guān)鍵字：濕度濕度傳感器 VHDL FPGA

共994條 19/67 |‹ « 17 18 19 20 21 22 23 24 25 26 » ›|

vhdl-cpld介紹

您好，目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對(duì)vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。創(chuàng)建詞條

vhdl-cpld電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動(dòng)CPLD的PWM正弦信號(hào)發(fā)生器設(shè)計(jì)

vhdl-cpld相關(guān)帖子

請(qǐng)問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測(cè)試讀??？
CPLD與FPGA之間通信
資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
CPLD技術(shù)及其應(yīng)用
VHDL算術(shù)邏輯器件設(shè)計(jì).pdf
基于VHDL的4PSK調(diào)制器設(shè)計(jì)與仿真.pdf
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別

vhdl-cpld資料下載

VHDL語言基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載
Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識(shí)
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
PLDFPGA 結(jié)構(gòu)與原理初步.pdf

熱門主題

VHDL-CPLD 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();