<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> vhdl-cpld

          基于VHDL實現(xiàn)多路彩燈控制器設(shè)計應(yīng)用

          • 一、多路彩燈控制器設(shè)計原理設(shè)計一個彩燈控制程序器??梢詫崿F(xiàn)四種花型循環(huán)變化,有復(fù)位開關(guān)。整個系統(tǒng)共有三個輸入信號CLK,RST,SelMode,八個輸出信號控制八個彩燈。時鐘信號CLK脈沖由系統(tǒng)的晶振產(chǎn)生。各種不同花
          • 關(guān)鍵字: VHDL  多路  燈控  制器設(shè)計    

          采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計

          • 采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計,本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計方法,它基于環(huán)形振蕩器原理,只占用片上普通邏輯資源(LE),無需使用專用邏輯資源(如MaxII中的UFM),從而提高了芯片的資源利用率;振蕩頻率可在一定范圍內(nèi)調(diào)整,振蕩輸出
          • 關(guān)鍵字: 方案設(shè)計  振蕩器  內(nèi)環(huán)  CPLD  采用  

          FPGA/CPLD設(shè)計思想與技巧簡介

          • FPGA/CPLD設(shè)計思想與技巧簡介,本文討論的四種常用FPGA/CPLD設(shè)計思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化,都是FPGA/CPLD邏輯設(shè)計的內(nèi)在規(guī)律的體現(xiàn),合理地采用這些設(shè)計思想能在FPGA/CPLD設(shè)計工作中取得事半功倍的效果。  F
          • 關(guān)鍵字: 簡介  技巧  設(shè)計思想  FPGA/CPLD  

          一種基于CPLD的16位VFC式AD轉(zhuǎn)換器設(shè)計

          • 隨著科技的飛速發(fā)展、高分辨率的數(shù)模混合電路的應(yīng)用不斷深入,電路設(shè)計日趨復(fù)雜,精度越來越高,所以高精度AD轉(zhuǎn)換電路的設(shè)計就成了儀器儀表及各種測量控制系統(tǒng)的難點。本系統(tǒng)來源于儀器儀表的溫控系統(tǒng)設(shè)計,采用高精
          • 關(guān)鍵字: CPLD  VFC  AD轉(zhuǎn)換器    

          基于CPLD的發(fā)射機控制保護系統(tǒng)介紹

          • 摘要:可編程控制器(PLD)自20世紀(jì)60年代末出現(xiàn)以來,就以其靈活、高效、可靠性高等優(yōu)點受到設(shè)計者的青睞。而CPLD是20世紀(jì)90年代推出的一種復(fù)雜的PLD,其主要特征是集成規(guī)模大于1000門以上的可編程邏輯器件。它以其
          • 關(guān)鍵字: 系統(tǒng)  介紹  保護  控制  CPLD  發(fā)射機  基于  

          VHDL-AMS在控制系統(tǒng)分析與設(shè)計中的應(yīng)用

          • 1 引 言EDA是現(xiàn)代電子系統(tǒng)設(shè)計的關(guān)鍵技術(shù)。硬件描述語言VHDL以其“代碼復(fù)用”(code re-use)遠高于傳統(tǒng)的原理圖輸入法等諸多優(yōu)點,逐漸成為EDA技術(shù)中主要的輸入工具。然而,基于IEEE VHDL Std 1076-1993標(biāo)準(zhǔn)
          • 關(guān)鍵字: VHDL-AMS  控制系統(tǒng)  分析  中的應(yīng)用    

          用CPLD器件及VDHL語言實現(xiàn)電梯控制系統(tǒng)

          • 1 引言隨著社會的發(fā)展。使用電梯越來越普遍,已從原來只在商業(yè)大廈、賓館過渡到在辦公室、居民樓等多種建筑中,并且對電梯功能的要求也不斷提高,其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的微機化控制主要有:PLC控制、
          • 關(guān)鍵字: CPLD  VDHL  器件  電梯控制系統(tǒng)    

          基于CPLD的數(shù)字濾波及抗干擾實現(xiàn)

          • 基于CPLD的數(shù)字濾波及抗干擾實現(xiàn),1 濾波和抗干擾概述

            單片機應(yīng)用系統(tǒng)的輸入信號常含有種種噪聲和干擾,它們來自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度,必須消除信號中的噪聲和干擾。噪聲有兩大類:一類為周期性的;另一類為
          • 關(guān)鍵字: 抗干擾  實現(xiàn)  波及  數(shù)字  CPLD  基于  

          基于CPLD和MAX7000系列的數(shù)據(jù)采集系統(tǒng)簡介

          • 基于CPLD和MAX7000系列的數(shù)據(jù)采集系統(tǒng)簡介,CPLD是復(fù)雜的PLD,專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成,具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅(qū)動、內(nèi)含ROM或FLASH(部分支持在系
          • 關(guān)鍵字: 系統(tǒng)  簡介  數(shù)據(jù)采集  系列  CPLD  MAX7000  基于  

          基于CPLD的多DSP及FPGA遠程加載的設(shè)計原理分析

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  FPGA  CPLD  

          CPLD在無功補償控制儀鍵盤設(shè)計中的應(yīng)用

          • 摘 要:本控制儀以單片機80c196kc為核心,集無功補償、電度量計量、電能質(zhì)量監(jiān)測及通信于一體,能實時顯示電網(wǎng)的各項參數(shù),通過鍵盤可人工設(shè)定系統(tǒng)運行的參數(shù)。單片機外圍芯片PSD8XX及復(fù)雜可編程邏輯器件(CPLD)的使
          • 關(guān)鍵字: CPLD  無功補償  控制儀  鍵盤設(shè)計    

          基于VHDL +FPGA 的自動售貨機控制模塊的設(shè)計與實現(xiàn)

          • EDA技術(shù)是以計算機為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計仿真等工作。電路設(shè)計者只需要完成對系統(tǒng)功能的描述,就可以由計算機軟件進行系統(tǒng)處理,最后得到設(shè)計結(jié)果,并且修改設(shè)計方案如同修改軟件一樣方便。利用
          • 關(guān)鍵字: VHDL  FPGA  自動售貨機  控制模塊    

          CPLD的串口電路設(shè)計

          • 一、硬件電路設(shè)計本文選用CPLD 是ALTERA 公司的EPM240T100,結(jié)合MAX232 接口芯片進行串口通信設(shè)計,框圖如下圖1 所示。
            圖1 CPLD串口通信模塊硬件設(shè)計二、VHDL程序模塊設(shè)計及描述使用VHDL 對CPLD 進行編程,設(shè)計3 個
          • 關(guān)鍵字: CPLD  串口  電路設(shè)計    

          在便攜式應(yīng)用中,利用零功耗CPLD來降低系統(tǒng)總成本

          • 可編程邏輯器件(PLD,Programmable Logic Device)的靈活性一直受到電子工程師的喜愛,但在各種移動式消費類電子產(chǎn)品市場仍然是ASIC芯片的天地。有幾個原因阻礙著CPLD器件進入移動設(shè)備市場,尤其是各種基于電池供電的
          • 關(guān)鍵字: CPLD  便攜式應(yīng)用  零功耗  系統(tǒng)    

          基于CPLD的MIDI播放器設(shè)計及調(diào)試

          • 引言  大規(guī)??删幊踢壿嬈骷﨏PLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程邏輯器件,電子設(shè)計工程師利用它可以在辦公室或?qū)嶒炇以O(shè)計出所自己所需要的專用芯片和專用產(chǎn)品,從而大大縮短了產(chǎn)品上市時間,降低了開發(fā)成本。
          • 關(guān)鍵字: 設(shè)計  調(diào)試  播放器  MIDI  CPLD  基于  
          共994條 24/67 |‹ « 22 23 24 25 26 27 28 29 30 31 » ›|
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();