<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來(lái)學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> vhdl-cpld

vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

VHDL語(yǔ)言的幀同步算法實(shí)現(xiàn)

數(shù)字通信網(wǎng)中，幀同步是同步復(fù)接設(shè)備中最重要的部分，他包括幀同步碼的產(chǎn)生和幀同步碼的識(shí)別，其中接收端的幀同步識(shí)別電路的結(jié)構(gòu)對(duì)同步性能的影響是主要的。

1 工作原理

實(shí)現(xiàn)幀同步的基本方法是在發(fā)送端預(yù)先規(guī)
關(guān)鍵字：實(shí)現(xiàn) 算法同步語(yǔ)言 VHDL

SDH中E1接口分接復(fù)用器VHDL設(shè)計(jì)及FPGA實(shí)現(xiàn)

摘要：介紹了SDH系統(tǒng)中的接口電路--數(shù)字分接復(fù)用器的VHDL設(shè)計(jì)及FPGA實(shí)現(xiàn)。該分接復(fù)用器電路用純數(shù)字同步方...
關(guān)鍵字：分接復(fù)用器、狀態(tài)轉(zhuǎn)移圖、VHDL FPGA

基于DSP和CPLD的低壓斷路器智能控制系統(tǒng)的設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 低壓斷路器 CPLD 智能控制系統(tǒng)

基于CPLD和VHDL的電梯控制系統(tǒng)設(shè)計(jì)

1 引言　　隨著社會(huì)的發(fā)展。使用電梯越來(lái)越普遍，已從原來(lái)只在商業(yè)大廈、賓館過(guò)渡到在辦公室、居民樓等多種 ...
關(guān)鍵字： CPLD VHDL 電梯控制

基于DSP的CompactFlash卡接口設(shè)計(jì)

摘要介紹CompactFlash卡的基本結(jié)構(gòu)和工作原理；結(jié)合美國(guó)德州儀器(TI)公司的TMS320C54x系列數(shù)字信號(hào)處理...
關(guān)鍵字： DSP Compact Flash卡 CPLD

采用CPLD增強(qiáng)單片機(jī)P89C669外部設(shè)備擴(kuò)展能力

P89C669是PHILIPS半導(dǎo)體一款51MX(存儲(chǔ)器擴(kuò)展)內(nèi)核的微處理器，其指令執(zhí)行速度2倍于標(biāo)準(zhǔn)的80C51器件，線性地址經(jīng)擴(kuò)展后可支持高達(dá)8 MB的程序存儲(chǔ)器和8 MB的數(shù)據(jù)存儲(chǔ)器，這是他相對(duì)于標(biāo)準(zhǔn)51內(nèi)核的最大優(yōu)點(diǎn)。
關(guān)鍵字：設(shè)備擴(kuò)展能力外部 P89C669 CPLD 增強(qiáng) 單片機(jī) 采用

基于DSP+CPLD的低壓斷路器群組控制器研究

摘要：介紹了一種基于DSP和CPLD的低壓斷路器智能控制器的設(shè)計(jì)，該控制器以模塊化的形式，能夠控制多個(gè)斷路器實(shí)現(xiàn)故障保護(hù)。重點(diǎn)敘述了控制器的硬件系統(tǒng)構(gòu)成，包括信號(hào)調(diào)理電路、脫扣控制電路和GPRS通信模塊電路。設(shè)計(jì)
關(guān)鍵字： CPLD DSP 低壓斷路器控制器

基于CPLD的單片機(jī)PCI接口設(shè)計(jì)

1 PCI接口設(shè)計(jì)原理1.1 PCI總線協(xié)議簡(jiǎn)介這里只討論P(yáng)CI總線2.0協(xié)議，其它協(xié)議僅僅是在2.0的基礎(chǔ)上作了一些擴(kuò)展，僅就單片機(jī)與PCI設(shè)備間的通信來(lái)說(shuō)，意義不大。PCI總線是高性能局部總線，工作頻率0～33MHz，可同時(shí)支持多
關(guān)鍵字： CPLD PCI 單片機(jī) 接口設(shè)計(jì)

基于DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置系統(tǒng)設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 氣象監(jiān)測(cè) CPLD

基于FPGA的新型脈沖電源控制系統(tǒng)

1引言在同步輻射加速器的電源設(shè)備中，舊的脈沖電源控制系統(tǒng)采用通用的邏輯元器件進(jìn)行設(shè)計(jì)，電路復(fù)雜，調(diào)試...
關(guān)鍵字： FPGA VHDL 脈沖電源

基于CPLD非多路復(fù)用/多路總線轉(zhuǎn)換橋設(shè)計(jì)/實(shí)現(xiàn)

微處理器對(duì)外并行總線接口方式一般分為兩種，一種為多路復(fù)用方式，數(shù)據(jù)與地址采用共用引腳，分時(shí)傳輸；另一種是非多...
關(guān)鍵字： CPLD 多路總線轉(zhuǎn)換橋

FPGA/CPLD常用的四種設(shè)計(jì)方法

FPGA/CPLD常用的四種設(shè)計(jì)方法,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日
關(guān)鍵字：方法設(shè)計(jì) 常用 FPGA/CPLD

基于CPLD的DSP微處理器與CAN控制器接口設(shè)計(jì)

引言近幾年來(lái)，隨著低價(jià)位DSP芯片的出現(xiàn)，他已被廣泛應(yīng)用到控制與測(cè)量領(lǐng)域中。國(guó)內(nèi)的DSP芯片以TI公司的TMS320...
關(guān)鍵字： CPLD DSP 微處理器 CAN控制器

基于CPLD的RS-232串口通信實(shí)現(xiàn)

摘要：為了實(shí)現(xiàn)PC機(jī)與CPLD的通信，進(jìn)行了相應(yīng)的研究。分析了RS-232C通信協(xié)議，自定義了數(shù)據(jù)包傳輸格式。根據(jù)UART模塊工作狀態(tài)多的特點(diǎn)，應(yīng)用了有限狀態(tài)機(jī)理論進(jìn)行編程實(shí)現(xiàn)。為降低誤碼率，應(yīng)用16倍頻技術(shù)，實(shí)現(xiàn)了波特
關(guān)鍵字： CPLD 232 RS 串口

利用單片機(jī)實(shí)現(xiàn)CPLD的在系統(tǒng)編程

一、問(wèn)題的提出嵌入式系統(tǒng)而靈活性的要求。一方面，應(yīng)用環(huán)境會(huì)對(duì)嵌入式系統(tǒng)不斷提出新的要求，需要更改最初的設(shè)計(jì)；另一方面指生產(chǎn)多個(gè)品種時(shí)希望盡量能在單一的硬件平臺(tái)上實(shí)現(xiàn)。為了最大限度地滿足靈活性的需要，嵌
關(guān)鍵字：系統(tǒng) 編程 CPLD 實(shí)現(xiàn) 單片機(jī) 利用

共994條 30/67 |‹ « 28 29 30 31 32 33 34 35 36 37 » ›|

vhdl-cpld介紹

您好，目前還沒(méi)有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對(duì)vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。創(chuàng)建詞條

vhdl-cpld電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開(kāi)關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動(dòng)CPLD的PWM正弦信號(hào)發(fā)生器設(shè)計(jì)

vhdl-cpld相關(guān)帖子

CPLD與FPGA之間通信
資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
CPLD技術(shù)及其應(yīng)用
VHDL算術(shù)邏輯器件設(shè)計(jì).pdf
基于VHDL的4PSK調(diào)制器設(shè)計(jì)與仿真.pdf
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來(lái)，占空比不為50%問(wèn)題

vhdl-cpld資料下載

VHDL語(yǔ)言基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載
Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識(shí)
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
PLDFPGA 結(jié)構(gòu)與原理初步.pdf

熱門(mén)主題

VHDL-CPLD 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();