<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來(lái)學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> vhdl-cpld

vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

基于CPLD的數(shù)字電路設(shè)計(jì)

0 引言

可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路，它可以由用戶來(lái)進(jìn)行編程和進(jìn)行配置，利用它可以解決不同的邏輯設(shè)計(jì)問(wèn)題。PLD由基本邏輯門(mén)電路、觸發(fā)器以及內(nèi)部連接電路構(gòu)成，利用軟件和硬
關(guān)鍵字： CPLD 數(shù)字電路設(shè)計(jì)

基于CPLD的DSP多SPI端口通信設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： SPI DSP CPLD 端口通信

基于DSP和CPLD的光纖陀螺信號(hào)采集系統(tǒng)設(shè)計(jì)

基于DSP和CPLD的光纖陀螺信號(hào)采集系統(tǒng)設(shè)計(jì),摘要：隨著光纖陀螺在空空導(dǎo)彈中的廣泛應(yīng)用，為了對(duì)其特性進(jìn)行深入研究，設(shè)計(jì)了一種光纖陀螺信號(hào)采集系統(tǒng)。硬件結(jié)構(gòu)采用了DSP+CPLD的方式，控制AD芯片完成多路光纖陀螺數(shù)據(jù)的采集。為了降低干擾對(duì)采集精度的影響，在
關(guān)鍵字：采集系統(tǒng) 設(shè)計(jì) 信號(hào) 陀螺 DSP CPLD 光纖基于

采用CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計(jì)

采用CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計(jì),本文介紹的智能控制單元采用數(shù)字信號(hào)處理器(DSP)及嵌入式實(shí)時(shí)操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)計(jì)，而狀態(tài)量的采集和執(zhí)行信號(hào)輸出將由復(fù)雜可編程邏輯器(CPLD)完成，主要是基于CPLD內(nèi)部硬件電路結(jié)構(gòu)的可靠性
關(guān)鍵字：單元設(shè)計(jì) 智能控制斷路器 CPLD C/OS 采用

采用DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器

采用DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器,1 引言　　近年來(lái),多電平變換器成為電力電子研究的熱點(diǎn)之一,它主要面向中壓大功率的應(yīng)用場(chǎng)合。目前,有三種基本的多電平變換器拓?fù)浣Y(jié)構(gòu)[1]：①二極管箝位型;②飛跨電容型;③級(jí)聯(lián)型?！　追N拓?fù)浣Y(jié)構(gòu)各有其優(yōu)缺點(diǎn),但相
關(guān)鍵字： PWM 脈沖發(fā)生器變頻器電平 DSP CPLD 三相五采用

FPGA驅(qū)動(dòng)LED靜態(tài)顯示和動(dòng)態(tài)顯示的VHDL程序

例1：FPGA驅(qū)動(dòng)LED靜態(tài)顯示　　--文件名：decoder.vhd　　--功能：譯碼輸出模塊，LED為共陽(yáng)接法　　--最后修改日期：2004.3.24　　library IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　
關(guān)鍵字： FPGA VHDL LED 驅(qū)動(dòng)

Linux下CPLD驅(qū)動(dòng)程序

Linux下CPLD驅(qū)動(dòng)程序,========================================================================== */
/* */
/* Filename.c
關(guān)鍵字：驅(qū)動(dòng)程序 CPLD Linux

基于DSP的CPLD軟件更新方案研究

基于DSP的CPLD軟件更新方案研究, 0引言　　在現(xiàn)代導(dǎo)航計(jì)算機(jī)系統(tǒng)朝著微型化發(fā)展的過(guò)程中，采用高性能數(shù)字信號(hào)處理器和可編程邏輯器件方案實(shí)現(xiàn)的導(dǎo)航計(jì)算機(jī)系統(tǒng)有著很高的性能優(yōu)勢(shì)。在本課題組研制的基于浮點(diǎn)型DSP和復(fù)雜可編程邏輯器件(CPLD)結(jié)構(gòu)的嵌
關(guān)鍵字：方案研究更新軟件 DSP CPLD 基于

基于VHDL的交通燈控制器設(shè)計(jì)

應(yīng)用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)，大部分設(shè)計(jì)工作可在計(jì)算機(jī)上完成，從而縮短系統(tǒng)開(kāi)發(fā)時(shí)間，提高工作效率。下面介紹基于VHDL設(shè)計(jì)交通燈控制器的一種方案，并給出源程序和仿真結(jié)果。　　1 系統(tǒng)功能與要求　　交通燈控制器控
關(guān)鍵字：設(shè)計(jì) 控制器交通 VHDL 基于

基于VHDL語(yǔ)言對(duì)高速A/D器件TLC5510控制的實(shí)現(xiàn)

基于VHDL語(yǔ)言對(duì)高速A/D器件TLC5510控制的實(shí)現(xiàn),--TLC5510 VHDL控制程序　　--文件名：TLC5510.vhd　　--功能：基于VHDL語(yǔ)言，實(shí)現(xiàn)對(duì)高速A/D器件TLC5510控制　　--最后修改日期：2004.3.20　　library ieee;　　use ieee.std_logic_1164.all;　　entity tlc5510 is
關(guān)鍵字： TLC5510 控制實(shí)現(xiàn) 器件 A/D VHDL 語(yǔ)言高速基于

基于FPGA的中文字符顯示的VHDL程序

基于FPGA的中文字符顯示的VHDL程序,--文件名：lcd_driver.vhd?！　?-功能：FGAD驅(qū)動(dòng)LCD顯示中文字符“年”。　　--最后修改日期：2004.3.24。　　library IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　　use
關(guān)鍵字： VHDL 程序顯示字符 FPGA 中文基于

基于VHDL的基帶信號(hào)的MFSK調(diào)制

基于VHDL的基帶信號(hào)的MFSK調(diào)制,--多進(jìn)制數(shù)字頻率調(diào)制(MFSK)系統(tǒng)VHDL程序　　--文件名：MFSK　　--功能：基于VHDL硬件描述語(yǔ)言，完成對(duì)基帶信號(hào)的MFSK調(diào)制　　--說(shuō)明：這里MFSK的M為4　　--最后修改日期：2004.2.13　　library ieee;　　use ieee.s
關(guān)鍵字： MFSK 調(diào)制信號(hào) 基帶 VHDL 基于

用VHDL/VerilogHD語(yǔ)言開(kāi)發(fā)PLD/FPGA的完整流程

用VHDL/VerilogHD語(yǔ)言開(kāi)發(fā)PLD/FPGA的完整流程,用VHDL/VerilogHD語(yǔ)言開(kāi)發(fā)PLD/FPGA的完整流程為：　　1.文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件　　2.功能仿真：將文件調(diào)入HDL仿真
關(guān)鍵字：完整流程 PLD/FPGA 開(kāi)發(fā) 語(yǔ)言 VHDL/VerilogHD

基于CPLD譯碼的DSP二次Bootloader方法介紹

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 譯碼 Bootloader CPLD

基于DSP和CPLD的金屬磁記憶檢測(cè)儀設(shè)計(jì)

基于DSP和CPLD的金屬磁記憶檢測(cè)儀設(shè)計(jì),摘要：設(shè)計(jì)了一種以DSP+CPLD為控制核心的高性能金屬磁記憶檢測(cè)儀，用以快速檢測(cè)鐵磁材料的漏磁信號(hào)，判斷材料應(yīng)力集中區(qū)域。文中簡(jiǎn)述了磁記憶檢測(cè)儀的主要電路及其工作原理，重點(diǎn)介紹了系統(tǒng)的硬件和軟件設(shè)計(jì)。該檢測(cè)
關(guān)鍵字：檢測(cè)儀設(shè)計(jì) 記憶金屬 DSP CPLD 基于

共994條 27/67 |‹ « 25 26 27 28 29 30 31 32 33 34 » ›|

vhdl-cpld介紹

您好，目前還沒(méi)有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對(duì)vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。創(chuàng)建詞條

vhdl-cpld電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開(kāi)關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動(dòng)CPLD的PWM正弦信號(hào)發(fā)生器設(shè)計(jì)

vhdl-cpld相關(guān)帖子

CPLD與FPGA之間通信
資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
CPLD技術(shù)及其應(yīng)用
VHDL算術(shù)邏輯器件設(shè)計(jì).pdf
基于VHDL的4PSK調(diào)制器設(shè)計(jì)與仿真.pdf
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來(lái)，占空比不為50%問(wèn)題

vhdl-cpld資料下載

VHDL語(yǔ)言基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載
Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識(shí)
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
PLDFPGA 結(jié)構(gòu)與原理初步.pdf

熱門(mén)主題

VHDL-CPLD 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();