<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl-cpld

vhdl-cpld 文章進入vhdl-cpld技術(shù)社區(qū)

利用單片機和CPLD實現(xiàn)直接數(shù)字頻率合成（DDS）

直接數(shù)字頻率合成（DDS）技術(shù)是美國學(xué)者J.Tierncy，C.M.Rader和B.Gold在1971年首次提出的。這是一種全數(shù)字技術(shù)，該技術(shù)從相位概念出發(fā)直接合成所需要的波形。同傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有很多優(yōu)點：頻率切
關(guān)鍵字：頻率合成 DDS 數(shù)字直接單片機 CPLD 實現(xiàn) 利用

基于CPLD/DSP的賽車全電防滑剎車控制器設(shè)計

1 引言賽車剎車系統(tǒng)是賽車系統(tǒng)上具有相對獨立功能的子系統(tǒng),其作用是承受賽車的靜態(tài)重量、動態(tài)沖擊載荷以及吸收賽車剎車時的動能,實現(xiàn)賽車的制動與控制。其性能的好壞直接影響到賽車的快速反應(yīng)、安全制動和生存能力,進
關(guān)鍵字： CPLD DSP 防滑剎車控制器

MCS-51單片機與PLD 可編程器件接口設(shè)計

摘要：采用Lattice公司的PLD器件ISPLSI1032，基于VHDL描述語言設(shè)計了一種MCS-51單片機與PLD可編程邏輯器件的接 ...
關(guān)鍵字：單片機 PLD EDA VHDL

數(shù)控系統(tǒng)中基于CPLD的步進電機驅(qū)動模塊的設(shè)計

摘要：介紹一種采用大規(guī)?？删幊踢壿嬈骷﨏PLD來控制步進電機的方法，對電機的控制方式為四相八拍。通過對CPLD進行編程，從而對電機達到啟動，停止，正轉(zhuǎn)，反轉(zhuǎn)的控制。采用的編程語言為VHDL語言，使用的編程環(huán)境為MA
關(guān)鍵字： CPLD 數(shù)控系統(tǒng) 步進電機驅(qū)動模塊

用CPLD實現(xiàn)單片機與ISA總線并行通信

摘要：用ALTERA公司MAX7000系列CPLD芯片實現(xiàn)單片機與PC104 ISA總線接口之間的并行通信，給出系統(tǒng)設(shè)計方法及程序 ...
關(guān)鍵字： CPLD ISA總線并行通信

基于VHDL的DRAM控制器設(shè)計

基于VHDL的DRAM控制器設(shè)計, 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動產(chǎn)生
關(guān)鍵字：設(shè)計控制器 DRAM VHDL 基于

基于CPLD的ST-BUS總線收發(fā)模塊設(shè)計與實現(xiàn)

引言現(xiàn)代電信系統(tǒng)已發(fā)展為一個龐大的綜合化數(shù)字網(wǎng)絡(luò)，除了提供傳統(tǒng)電話服務(wù)外，也提供多種數(shù)據(jù)接入服務(wù)，其典型應(yīng)用是為其它專用通信系統(tǒng)提供數(shù)據(jù)中繼服務(wù)。因E1信號接入方式簡單，一般電信交換機都會預(yù)留部分E1接入
關(guān)鍵字： ST-BUS CPLD 總線收發(fā)

用CPLD創(chuàng)建具有彈性指令集的微控制器

從消費類產(chǎn)品到通信產(chǎn)品，微處理器都有著非常廣泛的應(yīng)用。目前流行的8位微處理器不僅能夠完成高運算量的任務(wù)，而且成本很低，因此取得了巨大成功。微處理器非常擅長于有序處理和各種非實時的任務(wù)，典型的工作速度在2
關(guān)鍵字： CPLD 彈性指令集微控制器

用CPLD實現(xiàn)DSP與背板VME總線之間的連接

1 引言CPLD是一種用戶可以根據(jù)自行需要而自己能夠設(shè)計構(gòu)造其邏輯功能的數(shù)字集成電路系統(tǒng),實現(xiàn)了硬件設(shè)計的軟件化。CPLD具有豐富的可編程I/O引腳，具有在系統(tǒng)可編程( In System programmability)、使用方便靈活的的特
關(guān)鍵字： CPLD DSP VME 背板

基于VHDL的通信編碼波形的設(shè)計與仿真

引言信號傳輸一般可分為兩大部分：編碼與解碼。其中編碼要求根據(jù)所傳輸信號特點選擇合適的編碼方式。由于不同的信號在不同的環(huán)境中進行傳輸，受到的干擾是不同的，而選擇合適的編碼方法可以最大限度的避免干擾，使通
關(guān)鍵字：設(shè)計仿真波形編碼 VHDL 通信基于

CPLD與16C554在航空發(fā)動機參數(shù)采集器中的應(yīng)用

0 引言

隨著航空工業(yè)和計算機工業(yè)的飛速發(fā)展，傳統(tǒng)的機械式儀表已經(jīng)逐漸被數(shù)字顯示儀表所替代，嵌入式系統(tǒng)越來越多地應(yīng)用于航空儀表之中。航空發(fā)動機是飛機上最重要的部件之一，需要測量的數(shù)據(jù)較多，而其各項參數(shù)
關(guān)鍵字： 16C554 CPLD 航空發(fā)動機參數(shù)采集器

裝入CPLD/FPGA的步進電機運動控制器與驅(qū)動器

本設(shè)計實例進一步拓展了以前將步進電機驅(qū)動器集成到CPLD中的設(shè)計（參考文獻1）。本實例不僅集成了驅(qū)動器，而且還集成了一個簡單的單軸步進電機運動控制器。根據(jù)CPLD大小，可以將多個運動控制器設(shè)計到單一設(shè)備中。例如
關(guān)鍵字：控制器驅(qū)動器運動電機 CPLD/FPGA 步進裝入

基于CPLD/FPGA的VHDL電路優(yōu)化設(shè)計

基于CPLD/FPGA的VHDL電路優(yōu)化設(shè)計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL
關(guān)鍵字：優(yōu)化設(shè)計電路 VHDL CPLD/FPGA 基于

基于DSP CPLD信號采集系統(tǒng)通訊接口設(shè)計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 信號采集系統(tǒng) CPLD

基于EP1C6Q240C8和VHDL的定時器的方案設(shè)計

本設(shè)計采用可編程芯片和VHDL語言進行軟硬件設(shè)計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設(shè)計采用逐位設(shè)定預(yù)置時間，其最長時間設(shè)定可長達99小
關(guān)鍵字： 240C Q240 VHDL 240

共994條 32/67 |‹ « 30 31 32 33 34 35 36 37 38 39 » ›|

vhdl-cpld介紹

您好，目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。創(chuàng)建詞條

vhdl-cpld電路

利用CPLD實現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
單片機驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計

vhdl-cpld相關(guān)帖子

CPLD與FPGA之間通信
資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
CPLD技術(shù)及其應(yīng)用
VHDL算術(shù)邏輯器件設(shè)計.pdf
基于VHDL的4PSK調(diào)制器設(shè)計與仿真.pdf
【科普】FPGA和CPLD的特點及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題

vhdl-cpld資料下載

VHDL語言基礎(chǔ)的學(xué)習(xí)課件免費下載
Altera FPGA_CPLD設(shè)計（實例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
PLDFPGA 結(jié)構(gòu)與原理初步.pdf

熱門主題

VHDL-CPLD 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();