EEPW首頁(yè) >>
主題列表 >>
vhdl-cpld
vhdl-cpld 文章 進(jìn)入vhdl-cpld技術(shù)社區(qū)
基于CoolRunner CPLD的MP3應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)
- 便攜式MP3播放器作為一種集音頻播放、數(shù)據(jù)存儲(chǔ)為一身的數(shù)碼產(chǎn)品，其功能結(jié)構(gòu)為電子設(shè)計(jì)人員所津津樂(lè)道。新功...
- 關(guān)鍵字： CoolRunner CPLD
基于ARM和CPLD的嵌入式視覺(jué)系統(tǒng)設(shè)計(jì)
- 目前，關(guān)于視覺(jué)系統(tǒng)的研究已經(jīng)成為熱點(diǎn)，也有開(kāi)發(fā)出的系統(tǒng)可供參考。但這些系統(tǒng)大多是基于PC機(jī)的，由于算法和硬件結(jié)構(gòu)的復(fù)雜性而使其在小型嵌入式系統(tǒng)中的應(yīng)用受到了限制。上述系統(tǒng)將圖像數(shù)據(jù)采集后，視覺(jué)處理算法是
- 關(guān)鍵字： CPLD ARM 嵌入式視覺(jué) 系統(tǒng)設(shè)計(jì)
基于VHDL的異步FIFO設(shè)計(jì)
- 摘要：FIFO經(jīng)常應(yīng)用于從一個(gè)時(shí)鐘域傳輸數(shù)據(jù)到另一個(gè)異步時(shí)鐘域。為解決異步FIFO設(shè)計(jì)過(guò)程中空滿標(biāo)志判斷難以及FPGA亞穩(wěn)態(tài)的問(wèn)題，提出一種新穎的設(shè)計(jì)方案，即利用格雷碼計(jì)數(shù)器(每次時(shí)鐘到來(lái)僅有1位發(fā)生改變)表示讀／寫(xiě)
- 關(guān)鍵字： 設(shè)計(jì) FIFO 異步 VHDL 基于
基于CoolRunner CPLD的MP3應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)
- 本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)流程，驗(yàn)證了利用現(xiàn)有IP Core設(shè)計(jì)的可行性和高效性。在設(shè)計(jì)過(guò)程中，硬件（實(shí)驗(yàn)評(píng)估板）的設(shè)計(jì)和基于IP Core的算法設(shè)計(jì)可同步進(jìn)行，避免了兩者因異步帶來(lái)的設(shè)計(jì)周期的延長(zhǎng)。實(shí)踐證明本文的設(shè)計(jì)思路和實(shí)現(xiàn)方法是一種靈活、快速、可靠地開(kāi)發(fā)數(shù)字系統(tǒng)平臺(tái)的設(shè)計(jì)方案。
- 關(guān)鍵字： CoolRunner CPLD MP3 應(yīng)用開(kāi)發(fā)
基于CPLD與絕對(duì)式編碼器的高精度高速伺服單元
- 本設(shè)計(jì)已經(jīng)完成了硬件及軟件的全部設(shè)計(jì)，讀取帶有絕對(duì)式編碼器的電動(dòng)機(jī)轉(zhuǎn)子的任何一個(gè)位置數(shù)據(jù)只需31μs，通信速率可達(dá)2.5Mb/s，將本設(shè)計(jì)集成在伺服驅(qū)動(dòng)單元中，驅(qū)動(dòng)和控制電動(dòng)機(jī)轉(zhuǎn)數(shù)可達(dá)6000轉(zhuǎn)/分，控制電動(dòng)機(jī)轉(zhuǎn)子的位置精度可達(dá)μM級(jí)。
- 關(guān)鍵字： CPLD 絕對(duì)式編碼器 高精度 高速伺服單元
基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)
- 基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開(kāi)發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開(kāi)發(fā)和調(diào)試。
- 關(guān)鍵字： FPGA/CPLD 實(shí)現(xiàn) UART 簡(jiǎn)易 Verilog 基于
用VHDL語(yǔ)言開(kāi)發(fā)的出租車(chē)計(jì)費(fèi)系統(tǒng)設(shè)計(jì)
- 用VHDL語(yǔ)言開(kāi)發(fā)的出租車(chē)計(jì)費(fèi)系統(tǒng)設(shè)計(jì),0 引言 出租車(chē)計(jì)價(jià)系統(tǒng)較多的是利用單片機(jī)進(jìn)行控制，但較易被私自改裝，且故障率相對(duì)較高，且不易升級(jí);而FPGA具有高密度、可編程及有強(qiáng)大的軟件支持等特點(diǎn)，所以設(shè)計(jì)的產(chǎn)品具有功能強(qiáng)、可靠性高、易于修改等特點(diǎn)。
- 關(guān)鍵字： 計(jì)費(fèi)系統(tǒng) 設(shè)計(jì) 出租車(chē) 開(kāi)發(fā) 語(yǔ)言 VHDL
VHDL語(yǔ)言在FPGA/CPLD開(kāi)發(fā)中的應(yīng)用
- 1引言EDA（電子設(shè)計(jì)自動(dòng)化）關(guān)鍵技術(shù)之一是采用硬件描述語(yǔ)言（HDL）描述電路系統(tǒng)，包括電路結(jié)構(gòu)、行為方式、...
- 關(guān)鍵字： VHDL
vhdl-cpld介紹
您好，目前還沒(méi)有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對(duì)vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。 創(chuàng)建詞條
vhdl-cpld電路
vhdl-cpld相關(guān)帖子
vhdl-cpld資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473