<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> x-hdl

          基于Verilog HDL的異步FIFO設計與實現(xiàn)

          •   在現(xiàn)代IC設計中,特別是在模塊與外圍芯片的通信設計中,多時鐘域的情況不可避免。當數(shù)據(jù)從一個時鐘域傳遞到另一個域,并且目標時鐘域與源時鐘域不相關(guān)時,這些域中的動作是不相關(guān)的,從而消除了同步操作的可能性,并使系統(tǒng)重復地進入亞穩(wěn)定狀態(tài)[1]。在有大量的數(shù)據(jù)需要進行跨時鐘域傳輸且對數(shù)據(jù)傳輸速度要求比較高的場合,異步FIFO是一種簡單、快捷的解決方案。   異步FIFO用一種時鐘寫入數(shù)據(jù),而用另外一種時鐘讀出數(shù)據(jù)。讀寫指針的變化動作由不同的時鐘產(chǎn)生。因此,對FIFO空或滿的判斷是跨時鐘域的。如何根據(jù)異步的指針
          • 關(guān)鍵字: FIFO  異步  Verilog HDL  IC  亞穩(wěn)態(tài)  

          HDL設計探究

          • 一.可移植性編碼 1.只使用IEEE標準類型(VHDL):(1)使用STD_LOGIC類型,而不是STD_ULOGIC類型;(2)設計中不要創(chuàng)建過多的的子類型;(3)不要使用BIT和BIT_VECTOR類型。 2.不使用立即數(shù):在設計中,不要使用立即數(shù)(但作為例外,可使用0和1),推薦使用常量。使用常量有以下優(yōu)點:(1)常量對于一個設計具有更多的靈活性;(2)常量值只需要在一個地方修改;(3)編譯器可能只支持常量類型,不支持立即數(shù)。 3.對于VHDL程序,把常數(shù)和參數(shù)定義在由1個或多個文件組成的程序
          • 關(guān)鍵字: HDL 設計 可編程  

          一種基于FPGA的準單輸入調(diào)變序列生成器設計

          •   1.引言   隨著集成電路復雜度越來越高,測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升,測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在芯片的內(nèi)部,對于目前SOC級的芯片測試如果采用內(nèi)建自測試則付出的硬件面積開銷則是很大的,同時也增加了芯片設計的難度:因此片外測試便成為目前被普遍看好的方法。由于FPGA具有可重構(gòu)的靈活性,利用FPGA來作為測試源實現(xiàn)片外測試就是一種非常有效的手段。   由于偽隨機模式測試只需要有限個數(shù)的輸入向量便
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  FPGA  序列生成器  Verilog  HDL  MCU和嵌入式微處理器  

          基于SOPC的視頻編解碼IP核的設計

          • 摘  要:本論文介紹視頻編解碼IP核在SOPC中的設計,用Verliog HDL實現(xiàn)其各個功能子模塊,全部調(diào)試仿真通過合并成一個模塊,實現(xiàn)了視頻信號的采集,分配,存儲以及色度空間的轉(zhuǎn)換。整個模塊都通過仿真實現(xiàn)與驗證,很好的達到了系統(tǒng)的要求。關(guān)鍵字:SOPC;視頻編解碼;IP核;Verilog HDL  引言 基于Nios II軟核的SOPC是Altera公司提出的片上可編程系統(tǒng)解決方案,它將CPU、存儲器、I/O接口、DSP模塊以及鎖相環(huán)的系統(tǒng)設
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  SOPC  頻編解碼  SOPC  視頻編解碼  IP核  Verilog  HDL  

          基于Verilog HDL的FIR數(shù)字濾波器設計與仿真

          • 引言:數(shù)字濾波器是語音與圖像處理、模式識別、雷達信號處理、頻譜分析等應用中的一種基本的處理部件,它能滿足波器對幅度和相位特性的嚴格要求,避免模擬濾波器所無法克服的電壓漂移、溫度漂移和噪聲等問題。有限沖激響應(FIR)濾波器能在設計任意幅頻特性的同時保證嚴格的線性相位特性。   一、FIR數(shù)字濾波器   FIR濾波器用當前和過去輸入樣值的加權(quán)和來形成它的輸出,如下所示的前饋差分方程所描述的。   FIR濾波器又稱為移動均值濾波器,因為任何時間點的輸出均依賴于包含有最新的M個輸入樣值的一個窗。
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  Verilog  HDL  FIR  數(shù)字濾波器  嵌入式  

          HDL編碼風格與編碼指南

          • 第一部分:說明 1.準則的重要程度分三個層次:   好的經(jīng)驗 -- 表明這條規(guī)則是一般情況下比較好的經(jīng)驗,在大多數(shù)的情況下要遵循,在特殊情況下可以突破這一規(guī)則。   推薦 -- 推薦這一規(guī)則,在遵循這一規(guī)則的條件下,一般不會出現(xiàn)問題;   強烈推薦 -- 表示嚴格規(guī)定,除非出現(xiàn)特別特殊的情況,否則要嚴格遵守?!? 2.斜體部分一般表明不按照規(guī)則執(zhí)行,會出現(xiàn)的問題和現(xiàn)象,或一些相關(guān)注釋?!? 3.版本及修訂工作    姓名 徐欣,孫廣富   修訂 規(guī)范的最初發(fā)布   日期 2002-6-30
          • 關(guān)鍵字: HDL  編碼風格  編碼指南  嵌入式  

          硬件描述語言HDL的現(xiàn)狀與發(fā)展

          • 從數(shù)字系統(tǒng)設計的性質(zhì)出發(fā),結(jié)合目前迅速發(fā)展的芯片系統(tǒng),比較、研究各種硬件描述語言。
          • 關(guān)鍵字: HDL  硬件描述語言  發(fā)展    
          共97條 7/7 |‹ « 1 2 3 4 5 6 7
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();