<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          采用三柵極技術(shù)FPGA的突破性優(yōu)勢

          •   引言  2013年2月,Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨(dú)家采用Intel的14nm 3D Tri-Gate(三柵極)晶體管技術(shù)。這使得Altera成為當(dāng)前采用最先進(jìn)、最高性能半導(dǎo)體技術(shù)的獨(dú)家專業(yè)FPGA供應(yīng)商。本文介紹了三柵極及相關(guān)技術(shù)的歷史與現(xiàn)狀,以便了解三柵極技術(shù)對高性能FPGA性能的影響,以及其在數(shù)字電路速度、功率以及生產(chǎn)方面有何種程度的優(yōu)勢?! 【w管設(shè)計(jì)的背景  1947年,貝爾實(shí)驗(yàn)室展示了第一支晶體管,采用的是鍺
          • 關(guān)鍵字: Altera  FPGA  

          Altera功能安全包與靈活的FPGA相結(jié)合,實(shí)現(xiàn)“鎖步”處理器解決方案,降低了風(fēng)險,促進(jìn)產(chǎn)品及時面市

          •   Altera公司今天宣布,開始提供面向Nios? II嵌入式處理器的Altera?功能安全鎖步解決方案,這一解決方案降低了設(shè)計(jì)周期風(fēng)險,幫助系統(tǒng)設(shè)計(jì)人員簡化工業(yè)和汽車安全應(yīng)用的認(rèn)證。Altera與意大利比薩的功能安全領(lǐng)先供應(yīng)商YOGITECH聯(lián)合開發(fā)的鎖步解決方案采用了Altera FPGA、SoC,認(rèn)證工具流程,以及YOGITECH的知識產(chǎn)權(quán)(IP)內(nèi)核。這一解決方案幫助客戶在Altera FPGA中輕松實(shí)現(xiàn)SIL3安全設(shè)計(jì),包括低成本Cyclone? V&n
          • 關(guān)鍵字: Altera  FPGA  

          紫光半導(dǎo)體收購集中美國 專挑寡占市場

          •   面對清華紫光集團(tuán)董事長趙偉國再次放話,將先把收購目光集中在美國半導(dǎo)體產(chǎn)業(yè)的說法,日前臺系IC設(shè)計(jì)公司均表達(dá)不意外,畢竟臺灣政府目前尚未通過相關(guān)法令限制,加上相關(guān)配套措施還需產(chǎn)官學(xué)界互相討論,與其現(xiàn)在買市值不大的臺灣IC設(shè)計(jì)公司,對清華紫光集團(tuán)并無法產(chǎn)生立即性的幫助。   產(chǎn)業(yè)界人士指出,以清華紫光的大陸內(nèi)需市場色彩,加上先前出手目標(biāo)多鎖定具備一定程度寡占特性的產(chǎn)業(yè)來看,全球三強(qiáng)鼎立的EDA市場、繪圖芯片與FPGA產(chǎn)業(yè),或許是清華紫光集團(tuán)在談判桌上的下一個目標(biāo)。   確實(shí)從清華紫光收購動作一路多鎖定
          • 關(guān)鍵字: 紫光  FPGA  

          Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

          •   Altera公司(Nasdaq)公開業(yè)界第一款異構(gòu)系統(tǒng)級封裝(SiP,System-in-Package)器件,集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件,其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對存儲器帶寬最嚴(yán)格的要求。   數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升,需要的帶寬非常高。相對于目前的分立DRAM解決方案,Stratix 10 DRAM SiP的
          • 關(guān)鍵字: Altera  FPGA  

          Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

          •   Altera公司今天公開業(yè)界第一款異構(gòu)系統(tǒng)級封裝(SiP,System-in-Package)器件,集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件,其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對存儲器帶寬最嚴(yán)格的要求。   數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升,需要的帶寬非常高。相對于目前的分立DRAM解決方案,Stratix 10 DRAM SiP的存儲器帶寬提
          • 關(guān)鍵字: Altera  FPGA  

          Xilinx和IBM宣布戰(zhàn)略合作攜手加速數(shù)據(jù)中心應(yīng)用

          •   IBM(NYSE:IBM)和賽靈思公司今天聯(lián)合宣布開展一項(xiàng)多年戰(zhàn)略協(xié)作,在IBM POWER系統(tǒng)上運(yùn)用賽靈思FPGA加速工作負(fù)載處理技術(shù),以打造更高性能、更高能效的數(shù)據(jù)中心應(yīng)用。IBM和賽靈思已簽署一項(xiàng)(保密)協(xié)議,并將通過OpenPOWER基金會進(jìn)行合作,共同開發(fā)開放式加速基礎(chǔ)架構(gòu)、軟件和中間件,以滿足機(jī)器學(xué)習(xí)、網(wǎng)絡(luò)功能虛擬化 (NFV)、基因分析、高性能計(jì)算 (HPC) 和大數(shù)據(jù)分析等新興應(yīng)用的需求。   隨著異構(gòu)工作負(fù)載日益普及,許多數(shù)據(jù)中心開始采用應(yīng)用加速器以低功耗滿足吞吐量和時延要求。賽靈
          • 關(guān)鍵字: Xilinx  IBM  

          小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試(一)(下)

          •   以上為小梅哥為了對特權(quán)同學(xué)的串口收發(fā)模塊進(jìn)行測試所展開的部分工作,到這里,仿真測試所需要的準(zhǔn)備工作我們就做好了,接下來將實(shí)際進(jìn)行仿真,通過仿真來分析該模塊的性能?! ∵@里極力推薦大家使用modelsim進(jìn)行仿真,因?yàn)閝uartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠(yuǎn)。Modelsim作為一款強(qiáng)大的仿真軟件,在業(yè)界被廣泛使用。同時,modelsim針對不同的EDA廠家,也推出了OEM版本,modelsim-altera就是為Altera公司開發(fā)的OEM版本,此版本針對Altera公
          • 關(guān)鍵字: FPGA  串口調(diào)試  

          小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試(一)(上)

          •   大家好,這幾天在各個論壇上,經(jīng)常就有人在向我咨詢基于FPGA的串口通信代碼,大部分都是在網(wǎng)上下載一個現(xiàn)成的代碼,但是在使用中就遇到了各種問題,于是就發(fā)到了論壇上來求助。在閱讀了他們的代碼之后,我發(fā)現(xiàn)幾乎出自同一個版本(目前確定為特權(quán)同學(xué)的基于EPM240入門實(shí)驗(yàn)的代碼)。他們在調(diào)試這個代碼的時候,經(jīng)常存在這樣幾個問題:1、部分人對該串口通訊模塊完全不理解,對每句話,甚至每個模塊的功能都不理解;2、部分人采用最原始的畫波形的方式來對該模塊進(jìn)行仿真,結(jié)果無法得到仿真結(jié)果;3、部分人不會使用modelsim
          • 關(guān)鍵字: FPGA  串口調(diào)試  

          ASDF:精細(xì)粒度異構(gòu)助力創(chuàng)新, Altera將進(jìn)入大FPGA時代

          •   “數(shù)十個合作伙伴,數(shù)百家客戶,數(shù)千計(jì)的工程師,這三股強(qiáng)大的力量構(gòu)成了Altera SoC大的生態(tài)系統(tǒng),也是Altera在SoC領(lǐng)域投入5年所獲得的成就。”Altera公司嵌入式處理營銷資深總監(jiān)Chris Balough在一年一度的Altera SoC開發(fā)者大會上自豪地表示。   
          • 關(guān)鍵字: Altera  FPGA  

          Altera榮獲Frost & Sullivan全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎

          •   Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎,表彰Altera在技術(shù)特性和未來業(yè)務(wù)價值方面更勝一籌。該獎項(xiàng)彰顯Altera在其Arria® 10 FPGA中實(shí)現(xiàn)IEEE 754單精度硬核浮點(diǎn)DSP (數(shù)字信號處理)模塊——處理速率高達(dá)1.5 TFLOPS (每秒萬億次浮點(diǎn)運(yùn)算),進(jìn)一步提高了數(shù)字系統(tǒng)設(shè)計(jì)的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶針對大數(shù)據(jù)和搜索應(yīng)用、數(shù)據(jù)中心加速、軍事通信和高性能計(jì)算等需要高精度
          • 關(guān)鍵字: Altera  FPGA  

          使用面向FPGA的OpenCL設(shè)計(jì)兩百萬點(diǎn)頻域?yàn)V波器

          • 快速傅里葉變換(FFT)是信號處理應(yīng)用的基礎(chǔ)。FPGA供應(yīng)商一直以來提供了運(yùn)行良好的FFT庫,處理適配到FPGA片內(nèi)存儲器中的大量數(shù)據(jù)。但是,如果數(shù)據(jù)規(guī)模太大,應(yīng)該如何應(yīng)對? 為解決這一問題,F(xiàn)PGA設(shè)計(jì)人員現(xiàn)在必須要做出設(shè)計(jì)決定,這些決定互相糾纏在一起,例如,片內(nèi)FFT內(nèi)核的配置選擇,其數(shù)量,它們怎樣連接并訪問外部存儲器,多個內(nèi)核之間的同步等。分析所有這類設(shè)計(jì)決定就是要能夠很好的結(jié)合現(xiàn)有產(chǎn)品,在HDL中編程,這會非常耗時,而且?guī)砹诵阅軉栴}。采用OpenCL等高級編程語言,能夠很快的完成系統(tǒng)設(shè)計(jì)分析。本
          • 關(guān)鍵字: FPGA  頻域?yàn)V波器  OpenCL  201511  

          OpenPOWER+CAPI實(shí)現(xiàn)第二代分布計(jì)算

          • 本文介紹了CAPI技術(shù),并給出基于CAPI應(yīng)用的三個案例。
          • 關(guān)鍵字: CAPI  CPU  FPGA  201511  

          在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

          •   簡介   JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口,該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率,并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升,JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外,F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口,并用來實(shí)現(xiàn) JESD204B物理層。本文介紹如何快速在Xilinx?
          • 關(guān)鍵字: Xilinx  FPGA  

          Altera:通信領(lǐng)域,我們做得更好

          •   EEPW:我想了解一下Patrick Dorsey先生對英特爾收購了Altera的一些看法,其次就是Altera也是OpenPower的一個成員,因?yàn)榧尤肓薎ntel之后,Altera這邊會不會繼續(xù)跟OpenPower合作。   Patrick Dorsey:就像您所說的,我們也是OpenPower機(jī)構(gòu)的一個成員。關(guān)于我們的看法,我們FPGA會繼續(xù)支持不同的架構(gòu),包括ARM架構(gòu),Power架構(gòu)還有Intel自己的架構(gòu)。   6月份我看我們的新聞發(fā)布宣布我們的OpenCL這個工具可以支持普通的架構(gòu),
          • 關(guān)鍵字: Altera  FPGA  

          Xilinx宣布業(yè)界首款 16nm All Programmable MPSoC提前發(fā)貨

          •   賽靈思上周(美國時間9月30日)宣布比原定計(jì)劃提前一個季度向客戶提前交付業(yè)界首款 16nm 多處理器 SoC(MPSoC)。早期版本的 Zynq® UltraScale+™ MPSoC 能幫助賽靈思客戶立即開始設(shè)計(jì)并提供基于 MPSoC 的系統(tǒng)。Zynq® UltraScale+™ MPSoC 采用臺積公司 (TSMC) 的 16FF+ 工藝打造,支持新一代嵌入式視覺、ADAS、工業(yè)物聯(lián)網(wǎng) (I-IoT) 和通信系統(tǒng)的開發(fā),并可為新一代系統(tǒng)提供 5 倍的系統(tǒng)級性
          • 關(guān)鍵字: Xilinx  MPSoC  
          共6755條 123/451 |‹ « 121 122 123 124 125 126 127 128 129 130 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();