<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> xilinx fpga

          FPGA+CPU:并行處理大行其道

          •   深亞微米時(shí)代,傳統(tǒng)材料、結(jié)構(gòu)乃至工藝都在趨于極限狀態(tài),摩爾定律也已有些捉襟見肘。而步入深亞納米時(shí)代,晶體管的尺寸就將接近單個(gè)原子,無法再往下縮減。傳統(tǒng)ASIC和ASSP設(shè)計(jì)不可避免地遭遇了諸如設(shè)計(jì)流程復(fù)雜、生產(chǎn)良率降低、設(shè)計(jì)周期過長,研發(fā)制造費(fèi)用劇增等難題,從某種程度上大大放緩了摩爾定律的延續(xù)。   顯而易見的是,在巨額的流片成本面前,很多中小規(guī)模公司不得不改變策略,更多的轉(zhuǎn)向FPGA的開發(fā)和設(shè)計(jì)。反觀FPGA市場,即便是5年前,其相對(duì)于ASIC的市場增速還是相當(dāng)遲緩的,但在近些年,尤其是邁進(jìn)90n
          • 關(guān)鍵字: FPGA  CPU  

          Xilinx 宣布Vivado設(shè)計(jì)套件開始支持16nm UltraScale+產(chǎn)品早期試用

          •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布,Vivado®設(shè)計(jì)套件開始支持包括Zynq® UltraScale+和Kintex® UltraScale+器件在內(nèi)的16nm UltraScale™+產(chǎn)品組合的早期試用。該Vivado早期試用版工具已與UltraScale+ ASIC級(jí)可編程邏輯進(jìn)行了協(xié)同優(yōu)化,能夠充分發(fā)揮量產(chǎn)級(jí)UltraScale+器件的優(yōu)勢,進(jìn)而利用整個(gè)目錄中的
          • 關(guān)鍵字: Xilinx  Vivado  

          Xilinx加入工業(yè)互聯(lián)網(wǎng)聯(lián)盟

          •   賽靈思公司(Xilinx)宣布加入工業(yè)互聯(lián)網(wǎng)聯(lián)盟(Industrial Internet Consortium,IIC),共同協(xié)作推動(dòng)工業(yè)物聯(lián)網(wǎng)(IIoT)通用架構(gòu)和框架。面向IIoT系統(tǒng),賽靈思AllProgrammable標(biāo)準(zhǔn)型解決方案融軟件可編程功能、實(shí)時(shí)處理、硬件優(yōu)化和兼具保密性與安全性的任意互連功能為一體。工業(yè)互聯(lián)網(wǎng)聯(lián)盟于2014年由AT&T、思科(Cisco)、通用電氣(General Electric)、IBM和英特爾(Intel)共同創(chuàng)立,致力于加速并協(xié)調(diào)各種優(yōu)先發(fā)展事項(xiàng),并加
          • 關(guān)鍵字: Xilinx  工業(yè)互聯(lián)網(wǎng)  

          Altera將舉辦技術(shù)大會(huì)分享最新解決方案

          •   Altera宣布將主辦2015年Altera技術(shù)大會(huì)(Altera Technology Day,ATD)活動(dòng),這是橫跨亞太地區(qū)八個(gè)地點(diǎn)的一系列以技術(shù)為導(dǎo)向的研討會(huì),包括臺(tái)灣、印度、新加坡、馬來西亞、韓國與中國,時(shí)間將從2015年8月6日至9月23日。   Altera技術(shù)及市場專家將會(huì)分享在電子系統(tǒng)設(shè)計(jì)上的最新趨勢, Terasic、MathWorks與Tektronix等合作夥伴也將展示在電子設(shè)計(jì)與產(chǎn)品上使用Altera的FPGA、SoC、IP與電源解決方案,以提供加速產(chǎn)品上市的價(jià)值。關(guān)于研討會(huì)
          • 關(guān)鍵字: Altera  FPGA  

          Xilinx宣布開放SDSoC開發(fā)環(huán)境

          •   All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出正式版(Public Access Release)SDSoC™開發(fā)環(huán)境,將Zynq® SoC和MPSoC用戶擴(kuò)展至廣泛的系統(tǒng)和軟件工程師社群。SDSoC開發(fā)環(huán)境是賽靈思SDx™軟件定義開發(fā)環(huán)境系列成員之一,包括擴(kuò)展庫、開發(fā)板、設(shè)計(jì)服務(wù)生態(tài)系統(tǒng)支持,可實(shí)現(xiàn)嵌入式C/C++語言應(yīng)用開發(fā)。該SDSoC™開發(fā)環(huán)境正式版還強(qiáng)化了集成設(shè)
          • 關(guān)鍵字: Xilinx  SDSoC  

          設(shè)計(jì)成本低、可重復(fù)使用的配電架構(gòu)

          •   最近,航天子系統(tǒng)采用的先進(jìn)半導(dǎo)體最底限是需有多個(gè)低電壓、具高電流軌條件,例如核心電壓小于1伏特(V)/30安培(A)的現(xiàn)場可編程門陣列(FPGA)。此外,各個(gè)負(fù)載也須具有獨(dú)特的排序、暫瞬、線路與負(fù)載調(diào)節(jié)的要求,這樣會(huì)讓配電網(wǎng)絡(luò)的設(shè)計(jì)變得更復(fù)雜。   目前航天總線提供28和100伏特不穩(wěn)定的電源軌,可用于為最新的航天級(jí)半導(dǎo)體生成隔離的、有效率的穩(wěn)壓電源。為滿足未來航天子系統(tǒng)的需求,開發(fā)一個(gè)低成本、可擴(kuò)展的配電架構(gòu),且可重復(fù)的設(shè)計(jì)是尋求從28或100伏特兩種輸入中,可有效地生成多個(gè)較小的電軌,并同時(shí)限制
          • 關(guān)鍵字: FPGA  PCB  

          FPGA實(shí)戰(zhàn)演練邏輯篇:FPGA與CPLD

          •   盡管很多人聽說過FPGA和CPLD,但是關(guān)于FPGA與CPLD之間的區(qū)別,了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”,但是在技術(shù)上卻有一些差異。簡單地說,F(xiàn)PGA就是將CPLD的電路規(guī)模、功能、性能等方面強(qiáng)化之后的產(chǎn)物。(特權(quán)同學(xué)版權(quán)所有)   一般而言, FPGA與CPLD之間的區(qū)別如表1.1所示。(特權(quán)同學(xué)版權(quán)所有)   表1.1 FPGA和CPLD的比較    ?   總而言之,F(xiàn)PGA和CPLD最大的區(qū)別是他們的存儲(chǔ)
          • 關(guān)鍵字: FPGA  CPLD  

          基于FPGA與PCI總線的并行計(jì)算平臺(tái)設(shè)計(jì)實(shí)現(xiàn)

          •   當(dāng)前對(duì)于各種加密算法。除了有針對(duì)性的破解算法,最基本的思想就是窮舉密鑰進(jìn)行匹配,通常稱為暴力破解算法。由于暴力破解算法包含密鑰個(gè)數(shù)較多,遍歷的時(shí)間超過實(shí)際可接受的范圍。如果計(jì)算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設(shè)計(jì)簡便而具有實(shí)際應(yīng)用的前景。   PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比,具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點(diǎn),用于取代ISA總線而成為目前臺(tái)式計(jì)算機(jī)的事實(shí)I/O總線標(biāo)準(zhǔn),在普通PC
          • 關(guān)鍵字: FPGA  PCI  

          基于千兆網(wǎng)的FPGA多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          •   FPGA豐富的邏輯資源、充沛的I/O引腳以及較低的功耗,被廣泛應(yīng)用于嵌入式系統(tǒng)和高速數(shù)據(jù)通信領(lǐng)域?,F(xiàn)如今,各大FPGA生產(chǎn)廠商為方便用戶的設(shè)計(jì)和使用,提供了較多的、可利用的IP核資源,極大地減少了產(chǎn)品的開發(fā)周期和開發(fā)難度,從而使用戶得以更專注地構(gòu)思各種各樣創(chuàng)意且實(shí)用的功能,而不是把大量時(shí)間浪費(fèi)在產(chǎn)品的調(diào)試和驗(yàn)證中。   千兆以太網(wǎng)技術(shù)在工程上的應(yīng)用是當(dāng)前的研究熱點(diǎn)之一。相比于其他RS-232或RS-485等串口通信,千兆以太網(wǎng)更加普及和通用,可以直接與Internet上的其他終端相連;相比于百兆網(wǎng)絡(luò)
          • 關(guān)鍵字: FPGA  DDR2  

          為什么硬件設(shè)計(jì)容易軟件難?

          • 因?yàn)橛布辛烁嗟哪K,及其解決方案,給人一種假象:硬件設(shè)計(jì)好像很簡單的一樣,實(shí)際呢,硬件設(shè)計(jì)才真正是考驗(yàn)功底的。
          • 關(guān)鍵字: 硬件設(shè)計(jì)  FPGA  

          采用基于Altera FPGA的存儲(chǔ)參考設(shè)計(jì),NAND閃存使用壽命加倍

          •   Altera公司開發(fā)了基于其Arria® 10 SoC的存儲(chǔ)參考設(shè)計(jì),與目前的NAND閃存相比,NAND閃存的使用壽命將加倍,程序擦除周期數(shù)增加了7倍。參考設(shè)計(jì)在經(jīng)過優(yōu)化的高性價(jià)比單片解決方案中包括了一片Arria 10 SoC和集成雙核ARM® Cortex®A9處理器,同時(shí)采用了Mobiveil的固態(tài)硬盤(SSD)控制器,以及NVMdurance的NAND優(yōu)化軟件。這一參考設(shè)計(jì)提高了NAND應(yīng)用的性能和靈活性,同時(shí)延長了數(shù)據(jù)中心設(shè)備的使用壽命,從而降低了NAND陣列的成本。
          • 關(guān)鍵字: Altera  FPGA  

          小梅哥和你一起深入學(xué)習(xí)FPGA之mif文件的制作

          •   本文檔主要講解實(shí)現(xiàn)一個(gè)1024點(diǎn)的16位正弦波數(shù)據(jù)的生成,并將該數(shù)據(jù)制作成quartus II使用的mif文件,使用此文件,我們便可以使用FPGA,基于直接數(shù)字合成(DDS)原理生成標(biāo)準(zhǔn)的正弦波,即實(shí)現(xiàn)信號(hào)發(fā)生器的功能。小梅哥的DDS實(shí)驗(yàn)已經(jīng)做完,目前還沒有進(jìn)行文檔的編寫。朋友今天邀請(qǐng)我為他制作一個(gè)1024點(diǎn)的16位的正弦波mif文件,實(shí)現(xiàn)之后,發(fā)現(xiàn)過程中涉及到MATLAB軟件、Excel軟件、Quartus II軟件的使用,每個(gè)過程簡單,但是步驟較多,因此在這里以文檔的方式記錄下來,分享給需要的朋友
          • 關(guān)鍵字: FPGA  mif  

          FPGA實(shí)現(xiàn)的數(shù)字密碼鎖

          •   本文介紹了一種以FPGA為基礎(chǔ)的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法,將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng),并且進(jìn)一步細(xì)劃為若干模塊,然后用硬件描述語言VHDL來設(shè)計(jì)這些模塊,同時(shí)進(jìn)行硬件測試。測試結(jié)果表明該數(shù)字密碼鎖能夠校驗(yàn)10位十進(jìn)制數(shù)字密碼,且可以預(yù)置密碼,設(shè)有斷電保護(hù)裝置,解碼有效指示等相應(yīng)功能。   1功能概述   (1)密碼鎖的工作時(shí)鐘由外部晶振提供,時(shí)鐘頻率為50MHz,運(yùn)算速度高,工作性能穩(wěn)定。   (2)密碼的設(shè)置和輸入由外接鍵盤完成,控制電路的安全系數(shù)高,操作方便;   
          • 關(guān)鍵字: FPGA  數(shù)字密碼鎖  

          Altera宣布Stratix 10的創(chuàng)新:FPGA和SoC性能翻番、功耗降低70%

          •   即將于2015年秋天提供Stratix 10 FPGA和SoC工程樣片的Altera公司,近日發(fā)布其Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié),在性能、集成度、密度和安全特性方面實(shí)現(xiàn)了突破?! tratix 10 FPGA和SoC采用了Altera革命性的HyperFlex FPGA架構(gòu),由Intel 14nm三柵極工藝技術(shù)制造,內(nèi)核性能是前一代FPGA的2倍。性能好、密度高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU類浮點(diǎn)計(jì)算性能和異構(gòu)3D SiP集成特性相結(jié)合,支持Altera客戶
          • 關(guān)鍵字: Stratix 10 FPGA  SoC工程樣片  Altera  201507  

          Xilinx與中國移動(dòng)研究院合作開發(fā)5G無線網(wǎng)絡(luò)NGFI

          •   賽靈思公司(NASDAQ:XLNX)今天宣布與中國移動(dòng)研究院(CMRI)就下一代前傳接口(NGFI)的開發(fā)簽署合作備忘錄(MOU),雙方在中國移動(dòng)研究院舉辦的NGFI研討會(huì)上舉行了隆重的簽約儀式。隨著5G寬帶多天線系統(tǒng)的出現(xiàn),Xilinx和CMRI正結(jié)合C-RAN、大型天線系統(tǒng)和3DMIMO等新興技術(shù),共同研究開發(fā)新型無線網(wǎng)絡(luò)前傳接口的關(guān)鍵技術(shù)和組件。   中國移動(dòng)研究院首席科學(xué)家易芝玲博士表示“現(xiàn)在是時(shí)候重新考慮前傳解決方案了,這對(duì)解決CRAN部署所面臨的主要挑戰(zhàn)至關(guān)重要。我們正在努力
          • 關(guān)鍵字: Xilinx  5G  
          共6773條 128/452 |‹ « 126 127 128 129 130 131 132 133 134 135 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();