xilinx fpga 文章 進(jìn)入xilinx fpga技術(shù)社區(qū)
Tcl在Vivado中的應(yīng)用
- Xilinx的新一代設(shè)計(jì)套件 Vivado 相比上一代產(chǎn)品 ISE， 在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。 但是對初學(xué)者來說，新的約束語言 XDC 以及腳本語言 Tcl 的引入則成為了快速掌握 Vivado 使用技巧的最大障礙，以至于兩年多后的今天，仍有很多用戶缺乏升級到 Vivado 的信心。 本文介紹了 Tcl 在 Vivado 中的基礎(chǔ)應(yīng)用，希望起到拋磚引玉的作用，指引使用者在短時(shí)間內(nèi)快速掌握相關(guān)技巧，更好地發(fā)揮 Vivado 在 FPGA 設(shè)計(jì)中的優(yōu)勢。 1
- 關(guān)鍵字： Xilinx VivadoTcl FPGA cells
Altera: FPGA集成硬核浮點(diǎn)DSP
- 1 FPGA浮點(diǎn)運(yùn)算推陳出新 以往FPGA在進(jìn)行浮點(diǎn)運(yùn)算時(shí)，為符合IEEE 754標(biāo)準(zhǔn)，每次運(yùn)算都需要去歸一化和歸一化步驟，導(dǎo)致了極大的性能瓶頸。因?yàn)檫@些歸一化和去歸一化步驟一般通過FPGA中的大規(guī)模桶形移位寄存器實(shí)現(xiàn)，需要大量的邏輯和布線資源。通常一個(gè)單精度浮點(diǎn)加法器需要500個(gè)查找表(LUT)，單精度浮點(diǎn)要占用30%的LUT，指數(shù)和自然對數(shù)等更復(fù)雜的數(shù)學(xué)函數(shù)需要大約1000個(gè)LUT。因此隨著DSP算法越來越復(fù)雜，F(xiàn)PGA性能會(huì)明顯劣化，對占用80%～90%邏輯資源的FPGA會(huì)造成嚴(yán)重的布線擁
- 關(guān)鍵字： Altera FPGA LUT DSP 數(shù)據(jù)通路
三相SPWM波形發(fā)生器的設(shè)計(jì)與仿真
- 本文提出了一種采用VHDL硬件描述語言設(shè)計(jì)新型三相正弦脈寬調(diào)制（SPWM）波形發(fā)生器的方法。該方法以直接數(shù)字頻率合成技術(shù)(DDS)為核心產(chǎn)生三相SPWM信號(hào)。并且利用VHDL設(shè)計(jì)了死區(qū)時(shí)間可調(diào)的死區(qū)時(shí)間控制器，解決了傳統(tǒng)的模塊電路等待方法很難產(chǎn)生帶精確死區(qū)時(shí)間控制的SPWM信號(hào)的問題。該方法在Quartus II 9.1環(huán)境平臺(tái)下進(jìn)行了仿真驗(yàn)證，并將設(shè)計(jì)程序下載到DE2-70實(shí)驗(yàn)板進(jìn)行實(shí)驗(yàn)測試，用示波器測試得到了死區(qū)時(shí)間可控制的SPWM波形。
- 關(guān)鍵字： VHDL SPWM DDS 死區(qū)時(shí)間 FPGA 201505
聲納圖像動(dòng)態(tài)范圍擴(kuò)展與FPGA實(shí)現(xiàn)
- 本文針對成像聲納擴(kuò)展圖像動(dòng)態(tài)范圍和增強(qiáng)圖像細(xì)節(jié)的需求，提出了一種基于開方運(yùn)算的動(dòng)態(tài)范圍擴(kuò)展方法?；谡n題組研制的多波束成像聲納原理樣機(jī)的研制，分析了數(shù)據(jù)動(dòng)態(tài)范圍壓縮導(dǎo)致圖像細(xì)節(jié)丟失的原因及其對成像質(zhì)量的影響，采用JPL快速平方根近似算法改善了開方運(yùn)算FPGA實(shí)現(xiàn)過程的資源占用和系統(tǒng)延時(shí)。最后，對改進(jìn)設(shè)計(jì)方案進(jìn)行了實(shí)驗(yàn)驗(yàn)證，通過多波束成像聲納系統(tǒng)的消聲水池實(shí)驗(yàn)證明了本文動(dòng)態(tài)范圍擴(kuò)展方法的有效性和可行性，系統(tǒng)成像質(zhì)量改善明顯，達(dá)到優(yōu)化設(shè)計(jì)的預(yù)期目標(biāo)。
- 關(guān)鍵字： 成像聲納 動(dòng)態(tài)范圍 平方根 FPGA 波束成像 201505
基于FPGA的LZO實(shí)時(shí)無損壓縮的硬件設(shè)計(jì)
- 本文通過對多種壓縮算法作進(jìn)一步研究對比后發(fā)現(xiàn)，LZO壓縮算法是一種被稱為實(shí)時(shí)無損壓縮的算法，LZO壓縮算法在保證實(shí)時(shí)壓縮速率的優(yōu)點(diǎn)的同時(shí)提供適中的壓縮率。如圖1(A)給出了Linux操作系統(tǒng)下常見開源壓縮算法的壓縮速率的測試結(jié)果，LZO壓縮算法速率極快;如圖1(B)給出了Gzip壓縮算法和LZO壓縮算法的壓縮率測試結(jié)構(gòu)，從圖中可以看出，LZO壓縮算法可以提供平均約50%的壓縮率。 1 LZO壓縮算法基本原理分析 1.1 LZO壓縮算法壓縮原理 LZO壓縮算法采用(重復(fù)長度L，指回
- 關(guān)鍵字： LZO FPGA LZSS RAM 壓縮算法
使用FPGA實(shí)現(xiàn)靈活的USB Type-C接口控制
- 1 USB Type-C接口介紹 二十年前，第一代通用串行總線(Universal Serial Bus, USB 1.0)的出現(xiàn)，為各自為政的電子行業(yè)通信標(biāo)準(zhǔn)注入了互通性。而最新發(fā)布的USB Type-C接口規(guī)范將USB技術(shù)提升到了一個(gè)新的高度，能夠滿足21世紀(jì)電子行業(yè)的需求，同時(shí)也將再一次改變計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品以及移動(dòng)設(shè)備之間的互連方式。輕薄、堅(jiān)固、無需區(qū)分插頭方向的USB Type-C連接器拓展了由USB 3.1超速(SuperSpeed+)規(guī)范定義的各項(xiàng)功能，采用雙通道實(shí)現(xiàn)高達(dá)20
- 關(guān)鍵字： FPGA USB Type-C 充電器 嵌入式
基于FPGA的高可靠全自動(dòng)加樣器
- 1 系統(tǒng)方案 智能加樣器系統(tǒng)以FPGA為控制核心，通過控制步進(jìn)電機(jī)的運(yùn)動(dòng)，結(jié)合到位傳感器，控制整個(gè)設(shè)備機(jī)械平臺(tái)的正常運(yùn)轉(zhuǎn);通過處理液位傳感器信號(hào)和控制泵閥一體模塊，實(shí)現(xiàn)加樣功能;同時(shí)，采用無線網(wǎng)絡(luò)與安卓手機(jī)通訊，將安卓手機(jī)作為無線控制終端和數(shù)據(jù)顯示平臺(tái)。系統(tǒng)的設(shè)計(jì)方案如圖1所示。 為了提高系統(tǒng)加樣速率與效率，設(shè)計(jì)了以試管架作為加樣單位的加樣方式。如圖2所示，系統(tǒng)由步進(jìn)電機(jī)帶動(dòng)機(jī)械推臂和行車，實(shí)現(xiàn)試管架在進(jìn)樣倉、加樣區(qū)與出樣倉之間的推動(dòng)轉(zhuǎn)移，并在加樣區(qū)實(shí)現(xiàn)對試管的依次加樣。這種新型的加樣
- 關(guān)鍵字： FPGA 傳感器 液位探測 注射器 單片機(jī)
【從零開始走進(jìn)FPGA】 LCD1602 Hello World
- 前面說過，在C,C++等語言學(xué)習(xí)中，“Hello World”將會(huì)是第一個(gè)學(xué)習(xí)的代碼，但是在FPGA中由于電路驅(qū)動(dòng)的復(fù)雜性，與單片機(jī)雷同，我們無法在電腦上實(shí)現(xiàn)“Hello World”的顯示，而必須依靠相關(guān)硬件。因此我們不得不在一定的基礎(chǔ)上，才能講解關(guān)于LCD1602字符液晶的驅(qū)動(dòng)，以及Hello World的顯示。 雷同于前面MCU按鍵消抖動(dòng)移植代碼，此處也可以移植MCU LCD1602驅(qū)動(dòng)代碼。本例程不是Bingo原創(chuàng)，是按照網(wǎng)友“
- 關(guān)鍵字： FPGA LCD1602
結(jié)合FPGA與DSP的仿人假手控制系統(tǒng)設(shè)計(jì)
- 仿人假手作為肢殘患者重獲人手功能的主要對象，具有重大的社會(huì)需求。理想的假手應(yīng)具有人手的仿生特征，主要體現(xiàn)在假手構(gòu)造、控制方式與環(huán)境感知3個(gè)方面，但由于其有限的體積和復(fù)雜的傳感器系統(tǒng)，對控制系統(tǒng)提出了更高的要求。 現(xiàn)有的控制系統(tǒng)有外置式和內(nèi)置式兩種。外置式控制系統(tǒng)多用于研究型假手，如Cyber Hand，Tokyo Hand，Vanderbilt Hand等，這種控制系統(tǒng)主要用于算法、方案的驗(yàn)證，在殘疾人應(yīng)用上推廣意義較小。內(nèi)置式控制系統(tǒng)在研究型假手和商業(yè)型假手上均有應(yīng)用，其中研究型假手控制系統(tǒng)，
- 關(guān)鍵字： FPGA DSP
用Xilinx Vivado HLS實(shí)現(xiàn)浮點(diǎn)復(fù)數(shù)QRD矩陣分解
- 在數(shù)字信號(hào)處理領(lǐng)域，如自適應(yīng)濾波、DPD系數(shù)計(jì)算、MIMO Decoder 等，常常需要矩陣解方程運(yùn)算以獲得其系數(shù)，因此需對矩陣進(jìn)行求逆運(yùn)算。然而，由于直接對矩陣求逆會(huì)導(dǎo)致龐大的運(yùn)算量，所以在實(shí)際工程中往往需要先將矩陣分解成幾個(gè)特殊矩陣(正規(guī)正交矩陣或上、下三角矩陣以求其逆矩陣需要更小的運(yùn)算量)的乘積。目前，QRD矩陣分解法是求一般矩陣全部特征值的最有效且廣泛應(yīng)用的方法之一。它是將矩陣分解成一個(gè)正規(guī)正交矩陣Q與上三角形矩陣R，稱為QRD矩陣分解。 由于浮點(diǎn)具有更大的數(shù)據(jù)動(dòng)態(tài)范圍，所以在眾多多算法
- 關(guān)鍵字： Xilinx Vivado
駿龍科技最新物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動(dòng)方案擴(kuò)展Altera MAX 10 FPGA的應(yīng)用
- 領(lǐng)先的技術(shù)分銷商駿龍科技有限公司發(fā)布了基于Altera MAX® 10的“Mpression Odyssey(奧德賽)”物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動(dòng)方案。Altera的MAX® 10 FPGA在低成本、單芯片、瞬時(shí)上電的可編程邏輯器件中提供了先進(jìn)的處理能力，駿龍科技推出的產(chǎn)品進(jìn)一步驗(yàn)證了MAX® 10 FPGA的卓越性能，并進(jìn)一步豐富了Altera公司的工業(yè)解決方案。 “Mpression Odyssey(奧德賽)”開發(fā)套件是一
- 關(guān)鍵字： 駿龍科技 Altera FPGA
一種基于FPGA的OLED顯示系統(tǒng)
- 針對LCD顯示屏溫度適應(yīng)性差、可視角度小、LCD的通用驅(qū)動(dòng)電路實(shí)現(xiàn)的對比度較低等缺點(diǎn),采用OLED作為顯示器件,設(shè)計(jì)并實(shí)現(xiàn)了一種使用FPGA驅(qū)動(dòng)OLED的顯示系統(tǒng)。采用PIC16F690單片機(jī)作為微處理器控制整機(jī)時(shí)序,利用FPGA進(jìn)行視頻信號(hào)處理,完成格式轉(zhuǎn)換、色空間處理以及隔行轉(zhuǎn)逐行操作,最終實(shí)現(xiàn)驅(qū)動(dòng)顯示。系統(tǒng)的測試結(jié)果表明,該方案不僅能顯著提高畫面對比度,而且能穩(wěn)定顯示監(jiān)控圖像,為后繼功能的拓展提供了平臺(tái)。 一種基于FPGA的OLED顯示系統(tǒng).pdf
- 關(guān)鍵字： FPGA OLED
基于FPGA的OLED真彩色動(dòng)態(tài)圖像顯示的實(shí)現(xiàn)
- 作為第3代顯示器，有機(jī)電致發(fā)光器件(Organic Light Emitting Diode，OLED)由于其主動(dòng)發(fā)光、響應(yīng)快、高亮度、全視角、直流低壓驅(qū)動(dòng)、全固態(tài)以及不易受環(huán)境影響等優(yōu)異特性，具有LCD無法比擬的優(yōu)點(diǎn)，在手機(jī)、個(gè)人電子助理(PDA)、數(shù)碼相機(jī)、車載顯示、筆記本電腦、壁掛電視以及軍事領(lǐng)域都具有廣闊的應(yīng)用前景，因而得到了業(yè)界廣泛的關(guān)注。OLED發(fā)展至今，已經(jīng)由最初的單色發(fā)展到現(xiàn)在的全彩，與此同時(shí)對驅(qū)動(dòng)電路也提出了更高的要求，由最初的無灰階單色靜態(tài)驅(qū)動(dòng)，到彩色動(dòng)態(tài)驅(qū)動(dòng)。 目前，OLE
- 關(guān)鍵字： FPGA OLED
FPGA是什么
- FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA——工作原理 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic
- 關(guān)鍵字： FPGA Xilinx FPGA是什么
xilinx fpga介紹
Xilinx FPGA
Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下，優(yōu)先選擇低成本器件。
Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]
xilinx fpga電路
xilinx fpga相關(guān)帖子
xilinx fpga資料下載
xilinx fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473