EEPW首頁(yè) >>
主題列表 >>
xilinx fpga
xilinx fpga 文章 進(jìn)入xilinx fpga技術(shù)社區(qū)
萊迪思半導(dǎo)體iCE40? FPGA為SteamVR?跟蹤平臺(tái)實(shí)現(xiàn)低延遲的同步傳感器數(shù)據(jù)處理功能
- 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布Valve采用萊迪思的低功耗、低成本iCE40? FPGA為SteamVR?跟蹤平臺(tái)實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)采集和處理功能?！ ∽鳛镾teamVR跟蹤平臺(tái)上的低功耗、低延遲傳感器中心，萊迪思iCE40 FPGA大大減少了傳感器到應(yīng)用處理器/微控制器的印刷電路板(PCB)信號(hào)布線數(shù)量，從而降低EMI干擾和PCB擁塞程度，并提高信號(hào)完整性?！ ∪R迪思半導(dǎo)體資深業(yè)務(wù)發(fā)展經(jīng)理陳英仁表示：“我們的低功
- 關(guān)鍵字： 萊迪思 FPGA
手把手教你在FPGA實(shí)例上運(yùn)行“Hello World”
- 前言 在4月19號(hào)的舊金山AWS技術(shù)峰會(huì)上，亞馬遜CTO Werner Vogels宣布了多項(xiàng)AWS新功能，其中就包括眾人期待已久的FPGA實(shí)例F1?！ 1 實(shí)例配有最新的 16 nm Xilinx UltraScale Plus FPGA，目前有f1.2xlarge和f1.16xlarge兩種類型，其中f1.2xlarge配備有1個(gè)FPGA卡， f1.16xlarge配備有8個(gè)FPGA卡?！ ∈褂?/li>
- 關(guān)鍵字： FPGA 神經(jīng)網(wǎng)絡(luò)
Xilinx、Arm、Cadence和臺(tái)積公司共同宣布全球首款采用7納米工藝的CCIX測(cè)試芯片
- 賽靈思、Arm、Cadence和臺(tái)積公司今日宣布一項(xiàng)合作，將共同構(gòu)建首款基于臺(tái)積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測(cè)試芯片，并計(jì)劃在2018年交付。這一測(cè)試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實(shí)現(xiàn)一致性互聯(lián)。 關(guān)于CCIX 出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對(duì)應(yīng)用進(jìn)行加速的需求日益增長(zhǎng)，諸如大數(shù)據(jù)分析、搜索、機(jī)器學(xué)習(xí)、4G/5G無(wú)線、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個(gè)系統(tǒng)部件中無(wú)縫移動(dòng)
- 關(guān)鍵字： Xilinx Arm
Xilinx、ARM、Cadence和臺(tái)積電構(gòu)建全球首款7納米CCIX測(cè)試芯片
- 賽靈思、Arm、Cadence和臺(tái)積公司今日宣布一項(xiàng)合作，將共同構(gòu)建首款基于臺(tái)積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測(cè)試芯片，并計(jì)劃在2018年交付。這一測(cè)試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實(shí)現(xiàn)一致性互聯(lián)。 出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對(duì)應(yīng)用進(jìn)行加速的需求日益增長(zhǎng)，諸如大數(shù)據(jù)分析、搜索、機(jī)器學(xué)習(xí)、4G/5G無(wú)線、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個(gè)系統(tǒng)部件中無(wú)縫移動(dòng)數(shù)據(jù)的加速器引擎。CC
- 關(guān)鍵字： Xilinx 臺(tái)積電
FPGA工程師不得不知的FPGA設(shè)計(jì)經(jīng)驗(yàn)
- 這里談?wù)勔恍┙?jīng)驗(yàn)和大家分享，希望能對(duì)IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路! 在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的特征也會(huì)有些不同。在A領(lǐng)域的一個(gè)好的IC設(shè)計(jì)者也許會(huì)花很長(zhǎng)時(shí)間去熟悉B領(lǐng)域的知識(shí)。在我們職業(yè)生涯的開(kāi)始，我們應(yīng)該問(wèn)我們自己一些問(wèn)題，我們想要成為怎樣的IC設(shè)計(jì)者?消費(fèi)?PC外圍?通信?微處理器或DSP?等等。 IC設(shè)計(jì)的基本規(guī)則和流程是一樣的，無(wú)論啥樣的都會(huì)加到其中。HDL，F(xiàn)PGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識(shí)。因此我們遇到的第一個(gè)
- 關(guān)鍵字： FPGA
基于FPGA的數(shù)字分頻器設(shè)計(jì)
- 1. 概述 隨著集成電路技術(shù)的快速發(fā)展，半導(dǎo)體存儲(chǔ)、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。FPGA以其可靠性強(qiáng)、運(yùn)行快、并行性等特點(diǎn)在電子設(shè)計(jì)中具有廣泛的意義。作為一種可編程邏輯器件，F(xiàn)PGA在短短二十年中從電子設(shè)計(jì)的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心。伴隨著半導(dǎo)體工藝技術(shù)的進(jìn)步，F(xiàn)PGA器件的設(shè)計(jì)技術(shù)取得了飛躍發(fā)展及突破?！ 》诸l器通常用來(lái)對(duì)某個(gè)給定的時(shí)鐘頻率進(jìn)行分頻，以得到所需的時(shí)鐘頻率。在設(shè)計(jì)數(shù)字電路中會(huì)經(jīng)常用到多種不同頻率的時(shí)鐘脈沖，一般采用由一個(gè)固定的晶振時(shí)鐘頻率來(lái)產(chǎn)生所需要的不
- 關(guān)鍵字： FPGA 數(shù)字分頻器
FPGA滿足多可穿戴設(shè)備高級(jí)并行處理能力需求
- 現(xiàn)有的可穿戴設(shè)備大部分都是智能手表或健康手環(huán)。這些應(yīng)用本質(zhì)上并不“智能”，而是對(duì)智能手機(jī)的擴(kuò)展，用于輕松訪問(wèn)副屏和/或進(jìn)行低速和低功耗生理體征測(cè)量，如計(jì)步器和心率測(cè)量等。隨著語(yǔ)音、AR和AI技術(shù)的發(fā)展，我們將會(huì)看到更多更加智能的可穿戴設(shè)備，涵蓋語(yǔ)音控制的智能耳機(jī)到可以進(jìn)行空間、手勢(shì)和目標(biāo)識(shí)別的AR眼鏡。這些全新的應(yīng)用，特別是涉及到空間測(cè)量(例如音頻波束形成或AR手勢(shì)檢測(cè))時(shí)，需要實(shí)時(shí)工作的低功耗傳感器中心來(lái)同時(shí)捕捉和處理來(lái)自傳感器陣列的數(shù)據(jù)。與其他應(yīng)用處理器、MCU和DSP相比，萊迪思FPGA能夠提供靈活
- 關(guān)鍵字： 可穿戴 FPGA 萊迪思
英特爾借由投入FPGA推動(dòng)機(jī)器學(xué)習(xí)與AI
- 自從機(jī)器學(xué)習(xí)(machinelearning;ML)與人工智能(AI)在近期受到歡迎后，包括英特爾(Intel)等科技大廠也積極抓緊機(jī)會(huì)投入開(kāi)發(fā)相關(guān)領(lǐng)域。該公司高層日前也表示，英特爾正利用現(xiàn)場(chǎng)可編程閘陣列(FPGA)技術(shù)，提供ML或AI的解決方案。據(jù)NewElectronics報(bào)導(dǎo)，為了搶搭ML與AI風(fēng)潮，英特爾透過(guò)收購(gòu)與內(nèi)部發(fā)展打造解決方案。英特爾的可編程系統(tǒng)事業(yè)群(ProgrammableSystemsGroup;PSG)前身為Altera，AI產(chǎn)品專家BillJenkins表示，PSG專注在機(jī)器
- 關(guān)鍵字： 英特爾 FPGA
基于FPGA與AD5422的PLC模擬量擴(kuò)展單元的設(shè)計(jì)
- 本文設(shè)計(jì)了一種以FPGA為核心，基于AD5422實(shí)現(xiàn)多路高精度輸出的PLC模擬量擴(kuò)展單元模塊。設(shè)計(jì)先對(duì)現(xiàn)有的方案進(jìn)行了分析和討論，之后對(duì)FPGA內(nèi)部相關(guān)處理機(jī)制和實(shí)現(xiàn)方案做了詳盡的論述，經(jīng)過(guò)仿真和測(cè)試驗(yàn)證了設(shè)計(jì)的可行性。相比于傳統(tǒng)的模擬量擴(kuò)展單元模塊，本系統(tǒng)具有處理速度快、方便、靈活，電路精簡(jiǎn)，抗干擾能力強(qiáng)等優(yōu)點(diǎn)。
- 關(guān)鍵字： FPGA AD5422 串行外設(shè)接口 201709
基于FPGA的猝發(fā)式直擴(kuò)載波同步技術(shù)研究與實(shí)現(xiàn)
- 在高動(dòng)態(tài)環(huán)境中，由于載波多普勒頻移和收發(fā)端時(shí)鐘漂移等因素的存在，直擴(kuò)接收機(jī)必須通過(guò)載波同步才能在接收端消除頻差并重構(gòu)載波相位，以實(shí)現(xiàn)相干解調(diào)。在傳統(tǒng)的載波同步技術(shù)中，鎖頻環(huán)具有較大的捕獲帶寬但頻率跟蹤精度相對(duì)較低;鎖相環(huán)雖然具有較高的跟蹤精度卻受到捕獲帶寬的限制。在同步時(shí)間要求不高的通信系統(tǒng)中，可以采用鎖頻環(huán)與鎖相環(huán)級(jí)聯(lián)的載波同步方法，使接收機(jī)既能承受環(huán)路帶寬與動(dòng)態(tài)性能之間的折中，又同時(shí)滿足跟蹤精度和一定動(dòng)態(tài)性能。但本文所涉及的短時(shí)猝發(fā)式擴(kuò)頻通信系統(tǒng)要求更大的捕獲帶寬(±30kHz)，且導(dǎo)頻符號(hào)僅為2
- 關(guān)鍵字： FPGA 載波同步
第二屆全國(guó)大學(xué)生智能互聯(lián)創(chuàng)新大賽在重郵落幕
- 近日，由教育部高等學(xué)校電子信息類專業(yè)教學(xué)指導(dǎo)委員會(huì)和中國(guó)電子學(xué)會(huì)聯(lián)合主辦，arm、Xilinx、ST、ADI、Google等公司協(xié)辦的 2017年第二屆“全國(guó)大學(xué)生智能互聯(lián)創(chuàng)新大賽”在重慶郵電大學(xué)舉行了全國(guó)總決賽，最終在四個(gè)組別的激烈角逐中十六支隊(duì)伍獲得了一等獎(jiǎng)，三支隊(duì)伍贏得了企業(yè)特別獎(jiǎng)。第二屆全國(guó)大學(xué)生智能互聯(lián)創(chuàng)新大賽從2017年1月份啟動(dòng)，歷時(shí)8個(gè)月，共吸引了560余支隊(duì)伍參賽。從參數(shù)的隊(duì)伍數(shù)量和學(xué)生人數(shù)上均比去年有顯著提升。本次大賽在吸收前一屆比賽的經(jīng)驗(yàn)基礎(chǔ)上，分成了智能交通、智能醫(yī)療、智能家居、智
- 關(guān)鍵字： arm Xilinx ST ADI
FPGA設(shè)計(jì)經(jīng)驗(yàn)之邊沿檢測(cè)
- 在同步電路設(shè)計(jì)中，邊沿檢測(cè)是必不可少的! 例如：在一個(gè)時(shí)鐘頻率16MHz的同步串行總線接收電路里，串行總線波特率為1Mbps。在串行總線的發(fā)送端是在同步時(shí)鐘(1MHz)的上升沿輸出數(shù)據(jù)，在接收端在同步時(shí)鐘的下降沿對(duì)輸入數(shù)據(jù)進(jìn)行接收采樣。在這個(gè)接收電路里檢測(cè)同步時(shí)鐘的下降沿是必不可少的。假設(shè)主時(shí)鐘-clk，同步時(shí)鐘-rck，同步數(shù)據(jù)-data。 有些人在邊沿檢測(cè)的時(shí)候就喜歡這樣做： 但是大家忽略了一種情況，就是clk與rck之間比沒(méi)有必然的同步關(guān)系，當(dāng)r
- 關(guān)鍵字： FPGA 邊沿檢測(cè)
Achronix開(kāi)設(shè)上海代表處以支持大中華地區(qū)對(duì)其FPGA產(chǎn)品的強(qiáng)勁需求
- Achronix今日宣布其已在上海開(kāi)設(shè)新的辦公室，以組建由工程與技術(shù)支持專業(yè)人員組成的本地團(tuán)隊(duì)。新辦公室的這支團(tuán)隊(duì)將與Achronix在全球其他地點(diǎn)的團(tuán)隊(duì)密切合作，為大中華地區(qū)的客戶提供支持。該辦公室位于上海張江高科技園區(qū)長(zhǎng)泰廣場(chǎng)，所在區(qū)域?yàn)槲覈?guó)集成電路產(chǎn)業(yè)中心之一。 Achronix在2017年的營(yíng)業(yè)收入將比上年增長(zhǎng)700%，使其成為2017年成長(zhǎng)最快的半導(dǎo)體公司之一;其快速增長(zhǎng)的營(yíng)業(yè)收入得益于客戶對(duì)最高性能、低功耗、可編程的基于FPGA的硬件加速解決方案的強(qiáng)勁需求。這些需求來(lái)自于諸如軟件定義網(wǎng)絡(luò)
- 關(guān)鍵字： Achronix FPGA
具有劃時(shí)代意義的芯片匯總，賽靈思FPGA和東芝NAND閃存在列
- 對(duì)大多數(shù)人來(lái)說(shuō)，微芯片是一些長(zhǎng)著小小的金屬針，標(biāo)著看似隨機(jī)的字母或數(shù)字的字符串的黑盒子。但是對(duì)那些懂的人來(lái)說(shuō)，有些芯片就像名人一樣站在紅毯上。有許多這樣的集成電路直接或間接地為改變世界的產(chǎn)品賦能，從而得到榮耀，也有一些芯片對(duì)整個(gè)計(jì)算環(huán)境造成了長(zhǎng)期的影響。也有一些，它們的雄心壯志失敗后成為警世的故事?！ 榱思o(jì)念這些偉大的芯片，并講述它們背后的人和故事，IEEE Spectrum 制作了這個(gè)“芯片名人堂”(Chip Hall of Fame)。登堂的是7
- 關(guān)鍵字： FPGA NAND
xilinx fpga介紹
Xilinx FPGA
Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下，優(yōu)先選擇低成本器件。
Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]
xilinx fpga電路
xilinx fpga相關(guān)帖子
xilinx fpga資料下載
xilinx fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473