半導體業(yè)界的HKMG攻防戰(zhàn)：詳解兩大工藝流派之爭

　　在IEDM2009 會議上，高通公司的高管曾表示他們很支持臺積電去年七月份宣布將啟用Gate-last工藝的決定。而今年1月份，高通則宣布已經與 GlobalFoundries公司簽訂了28nm制程產品的代工協(xié)議。這樣，屆時人們便有機會可以實際對比一下分別來自臺積電和 GlobalFoundries兩家公司，分別使用gate-last與gate-first兩種工藝制作出的手機芯片產品在性能方面究竟有多大的區(qū)別。目前，高通公司的40nm制程手機用處理器類屬與高性能芯片，其運行頻率達到了1GHz，不過其功耗也控制得相當好，在谷歌Android智能手機中有使用這種處理器產品。

　　Intel公司的制程技術高管Mark Bohr則表示Intel公司的Atom SOC芯片還需要一年左右的時間才會啟用32nm制程工藝。當被問及應用gate-last工藝以后為什么芯片的核心尺寸會有所增大，是不是由于 gate-last本身的限制，導致更改后的電路設計方案管芯密度有所下降的問題時，Bohr表示Intel公司45nm gate-last HKMG制程產品上電路設計方案的變動并不是由于應用了gate-last所導致，而是與當時Intel在45nm制程產品上還在繼續(xù)使用干式光刻技術有關。他表示“當時之所以會采用那種核心面積較大的設計規(guī)則，其目的并不是為了滿足Gate-last HKMG工藝的要求，而是要滿足使用干式光刻技術的要求。”(Intel在45nm制程節(jié)點仍然在使用干式光刻技術，直到32nm才開始使用沉浸式光刻技術。)

　　HKMG技術未來一段時間內的發(fā)展趨勢：

　　High-k絕緣層的材料選擇方面，包括Intel公司的Bohr在內，大家似乎都同意HfO2將在未來一段時間內繼續(xù)被用作High-K層的材料，業(yè)界近期將繼續(xù)在改良HfO2材料上做文章，部分廠商可能還會考慮往HfO2層中添加一些特殊的材料，但他們近期不會把主要的精力放在開發(fā)介電常數更高的材料方面。

　　另外，有部分廠商的主要精力則會放在如何減小High-k層下面的SiO2界面層(IL)的厚度方面，其目標是在High-k絕緣層的等效氧化物厚度為10埃時能把這種界面層的厚度降低到5埃左右。Sematech公司負責High-k項目研究的高管Paul Kirsch表示：“業(yè)內現在考慮較多的主要是如何進一步優(yōu)化HfO2材料，而不是再花上五年去開發(fā)一種新的High-k材料。從開發(fā)時間要求和有效性要求方面考慮，目前最有意義的思路是考慮如何消除SiO2界面層和改善High-K絕緣層的介電常數值。”

　　Gatefirst在如何有效消除SiO2界面層(ZIL)方面的優(yōu)勢及各方評述：

　　消除SiO2界面層方面，在去年12月份舉辦的IEDM會議上，科學家們發(fā)布了多篇有關如何消除SiO2界面層的文章(ZIL:zero interface layer)，其中IBM的Fishkill技術聯(lián)盟也公布了自己的方案，并宣稱這種方案將在自己的gate-first 32/28nm制程中使用。