先柵極還是后柵極 業(yè)界爭(zhēng)論高K技術(shù)

　　消除SiO2界面層方面，在去年12月份舉辦的IEDM會(huì)議上，科學(xué)家們發(fā)布了多篇有關(guān)如何消除SiO2界面層的文章(ZIL:zero interface layer)，其中IBM的Fishkill技術(shù)聯(lián)盟也公布了自己的方案，并宣稱(chēng)這種方案將在自己的gate-first 32/28nm制程中使用。(圖3)

　　耶魯大學(xué)的T.P. Ma教授表示，ZIL技術(shù)雖然非常吸引人，但通常需要使用高溫工步來(lái)消除SiO2界面層，而gate-first工藝制作的柵極則正好能夠承受這種高溫，所以這項(xiàng)技術(shù)對(duì)采用gate-first工藝的廠商比較有利。他認(rèn)為，按照他的理解，ZIL技術(shù)的實(shí)現(xiàn)需要使用“高溫化學(xué)反應(yīng)”來(lái)有效地去除柵極結(jié)構(gòu)中殘留的SiO2界面層，這樣這項(xiàng)工藝對(duì)使用gate-first工藝的廠家而言實(shí)現(xiàn)起來(lái)難度更小一些，而使用gate-last工藝的廠商則會(huì)盡量避免使用高溫工步。他還表示，IBM和Sematech公司所制出的ZIL結(jié)構(gòu)已經(jīng)能夠在5埃的等效氧化層厚度條件下達(dá)到較好的防漏電性能。

　　不過(guò)據(jù)Sematech公司的材料與新興科技研發(fā)副總裁Raj Jammy表示，盡管Sematech公司早期的ZIL結(jié)構(gòu)確實(shí)是在gatefirst工藝的基礎(chǔ)上制造出來(lái)的，但是“要制出ZIL未必需要依靠高溫處理工步，而主要是要去掉界面層中的氧離子。”他還強(qiáng)調(diào)不同的情況需要采用不同的熱處理方式來(lái)進(jìn)行處理，才能得到較好的管子參數(shù)。(圖4)

　　另外一篇IMEC的研究報(bào)告則指出，“我們制作ZIF的方法是需要進(jìn)行高溫?zé)崽幚淼模贿^(guò)要生成理想的無(wú)界面層?xùn)艠O結(jié)構(gòu)的方法有很多種，因此未必說(shuō)gatelast工藝就不利于ZIL的制作。”他還表示應(yīng)該可以找到一種方案來(lái)兼顧ZIL與gatelast工藝的優(yōu)點(diǎn)。

　　另外，在被問(wèn)及對(duì)ZIL技術(shù)的看法時(shí)，Intel高管Bohr回答稱(chēng)，“在我的印象中這種技術(shù)并不是很有效，這主要是由于ZIL結(jié)構(gòu)對(duì)溝道的載流子遷移率有一定的不良影響，而如果我們能夠很好地控制界面層的材料和厚度，管子的性能一樣也可以達(dá)到要求”，他還表示“相比之下，我認(rèn)為我們應(yīng)該努力去改善High-K絕緣層的材料，并想辦法減小金屬電極的電容.”

　　Gartner 市調(diào)公司的Freeman則表示，從28nm制程節(jié)點(diǎn)開(kāi)始，臺(tái)積電公司與GlobalFoundries之間的HKMG產(chǎn)品由于所用的工藝不同，因此將存在比較明顯的區(qū)別。按照這樣的差別趨勢(shì)發(fā)展下去，一種最終的可能就是IBM和GlobalFoundries會(huì)在22nm制程節(jié)點(diǎn)馬上轉(zhuǎn)向gate- last工藝，而另外一種可能就是由于gatefirst在ZIL方面的優(yōu)勢(shì)被實(shí)際的應(yīng)用證明，而將慢慢處于領(lǐng)先的位置。Freeman還表示：“在 16nm制程節(jié)點(diǎn)，如何控制好管子的界面層，將是至關(guān)重要的。”

　　參考文獻(xiàn)：

　　1. J. Markoff, "Intel Says Chips Will Run Faster, Using Less Power," New York Times, Jan. 27, 2007, p. 1.

　　2. D. Lammers, "Pressure Builds on Gate-First High-k," Semiconductor.net, Dec. 9, 2009.

　　3. D. Lammers, "GlobalFoundries Adds Qualcomm, Supports Gate-First Technology at 28 nm Generation," Semiconductor.net, Jan. 7, 2010.

　　4. G.H. Ma, et al., "A Novel ‘Hybrid' High-k/Metal Gate Process for 28 nm High Performance CMOSFETs," 2009 IEDM, p. 655.

　　5. T. Hoffmann, "High-k/Metal Gates: Industry Status and Future Direction," 2009 IEDM Short Course.

　　6. C.H. Jan et al., "A 32 nm SoC Platform Technology With 2nd Generation High-k/Metal Gate Transistors," 2009 IEDM, p. 647.

　　7. J. Huang et al., "Gate First High-k/Metal Gate Stacks With Zero SiOx Interface Achieving EOT=0.59 nm for 16nm Application," 2009 Symposium on VLSI Technology.

　　8. T. Ando, et al., "Understanding Mobility Mechanisms in Extremely Scaled HfO2 (EOT 0.42 nm) Using Remote Interfacial Layer Scavenging Technique and Vt-tuning Dipoles With Gate-First Process," 2009 IEDM, p. 423.